微机原理及接口技术

微机原理及接口技术(1)微型计算机系统、CPU架构与接口技术基础Contents课程目录从计算机基础到微处理器架构，系统掌握硬件与底层软件的核心知识体系。01计算机基础与系统组成02微处理器架构与8086CPU03指令系统与汇编语言04总线、中断与接口技术CHAPTER01计算机基础与系统组成从数制编码到冯·诺依曼架构的系统认知ComputerArchitecture冯·诺依曼架构与计算机五大部件冯·诺依曼架构的核心是"存储程序"原理，程序与数据以二进制形式统一存储。该架构将计算机划分为运算器、控制器、存储器、输入设备、输出设备五大部件，奠定了现代计算机的硬件组织范式，至今仍是绝大多数微机系统的设计基础。运算器（ALU）负责算术与逻辑运算，是数据加工的核心ALU控制器（CU）从内存取指令、解码并发出控制信号，指挥全局协调ControlUnit存储器统一存放程序与数据，分为高速内存与大容量外存Memory输入设备将外部信息转换为二进制数据送入内存Input输出设备将处理结果转换为人类可识别的形式呈现Output系统总线连接各部件，实现数据、地址与控制信号的传输SystemBusComputerDataRepresentation·06字符编码：ASCII码与BCD码字符编码是计算机处理非数值信息的基础。ASCII码用7位二进制统一表示英文字符与控制符号；BCD码用4位二进制编码一位十进制数，兼顾二进制存储便利与十进制精度。ASCII码体系标准ASCII用7位表示128个字符，包括95个可打印字符和33个控制字符数字'0'~'9'对应30H~39H，字母'A'~'Z'对应41H~5AH，大小写相差20H扩展ASCII用满8位表示256个字符，增加西欧语言符号和图形字符BCD码应用8421BCD码用4位二进制表示0~9，如十进制59编码为01011001B压缩BCD码一个字节存两位十进制，非压缩BCD码高4位为0仅低4位有效BCD码加减运算后需进行十进制调整（DAA指令），保证结果仍为合法BCDCHAPTER02微处理器架构与8086CPUx86家族鼻祖的内部结构与总线机制MICROPROCESSOREVOLUTION微处理器发展历程:从4004到多核时代微处理器发展遵循摩尔定律,从1971年Intel4004的2300个晶体管、4位字长,到1978年8086开创x86架构,再到现代多核64位处理器,集成度与性能呈指数增长。早期里程碑011971Intel4004:首款商用微处理器,4位字长,2300晶体管,最初为计算器设计021978Intel8086:16位架构,29000晶体管,开创x86指令集,奠定PC时代基石03198280286:引入保护模式,支持多任务,地址空间扩展到16MB现代演进04198580386:首款32位x86,支持分页虚拟内存,为现代操作系统奠基051993Pentium:超标量流水线,单周期可发射多条指令,性能飞跃062005后多核时代:双核到数十核,通过并行计算突破单核频率瓶颈REGISTERSET8086寄存器组：14个16位寄存器详解8086提供14个16位寄存器，分为通用寄存器、段寄存器、指针与变址寄存器、控制寄存器四类。通用寄存器既可16位整体使用也可拆为高低8位；段寄存器配合偏移地址实现1MB内存寻址；FLAGS标志寄存器记录运算状态，是条件跳转指令的判断依据。8086寄存器分类与功能分类寄存器主要功能通用寄存器AX/BX/CX/DX数据运算，可拆为AH/AL等8位使用，BX常作基址，CX常作计数指针与变址SP/BP/SI/DISP栈顶指针，BP基址指针，SI源变址，DI目的变址，用于内存寻址段寄存器CS/DS/SS/ESCS代码段，DS数据段，SS堆栈段，ES附加段，提供段基址控制寄存器IP/FLAGSIP指令指针指向下一条指令，FLAGS记录CF/ZF/SF/OF等运算状态8086通过14个寄存器的分工协作，实现数据运算、内存寻址、程序控制和状态记录四大核心功能MICROPROCESSORARCHITECTURE8086引脚功能与最小/最大模式8086采用40引脚DIP封装,引脚按功能分为地址/数据复用总线、控制总线和电源时钟三类。通过MN/MX#引脚电平选择工作模式:最小模式下CPU直接产生控制信号,适用于单处理器系统;最大模式下由8288总线控制器产生控制信号,支持多处理器协同,体现了架构的可扩展性设计。地址/数据复用总线AD0–AD15地址与数据分时复用,总线周期T1状态输出地址,T2~T4传输数据A16/S3–A19/S6高4位地址与状态复用,T1输出地址,后续输出状态信息BHE#/S7总线高允许信号,与A0配合选择字节或字访问工作模式选择MN/MX#=1最小模式:单CPU系统,CPU直接输出RD#/WR#/M/IO#等控制信号MN/MX#=0最大模式:多CPU系统,8288总线控制器解码S0#~S2#状态产生控制信号CHAPTER03指令系统与汇编语言从机器码到汇编：直接操控硬件的底层语言ASSEMBLY·ADDRESSINGMODES8086寻址方式：8种操作数定位方法寻址方式决定指令如何找到操作数。寄存器类寻址最快，内存类更灵活但需额外总线周期。8086主要寻址方式对比寻址方式示例指令操作数位置速度立即寻址MOVAX,1234H指令中直接给出快寄存器寻址MOVAX,BXCPU内部寄存器最快直接寻址MOVAX,[2000H]内存固定地址中寄存器间接MOVAX,[BX]BX/SI/DI指向的内存中基址变址MOVAX,[BX+SI]基址+变址指向内存中相对基址变址MOVAX,10H[BX+SI]基址+变址+位移慢8086寻址方式从快到慢、从简单到灵活，程序员需根据场景选择最优方案ARITHMETIC&FLAGS算术运算指令与标志位影响算术运算指令是CPU数据处理的核心,每条运算指令都会影响FLAGS标志寄存器,标志位状态直接决定后续条件跳转指令的执行方向。加减法指令AF、PF高位计算数器乘除法与比较位得32位出触发中断件分支ControlTransfer控制转移指令：跳转、循环与子程序调用控制转移指令打破程序的顺序执行,实现分支、循环和子程序调用。JMP无条件跳转直接修改IP;Jcc条件跳转依据FLAGS标志位决定是否转移。01跳转与条件分支JMP无条件跳转：支持短跳转（-128~127）、近跳转（段内64KB）、远跳转（跨段）Jcc条件跳转：JZ/JE零/相等、JNZ/JNE非零/不等、JC/JB进位/低于、JG/JL有符号比较CMP→JG比较后跳转：CMPAX,BX→JGLABEL实现"如果AX>BX则跳转"的高级语义02循环与子程序LOOPCX自动减1，非零跳转到标号，等价于DECCX+JNZ，代码更简洁CALL将返回地址（IP或CS:IP）压入堆栈，然后跳转到子程序入口RET从堆栈弹出返回地址到IP（或CS:IP），程序回到调用点继续执行CHAPTER04总线、中断与接口技术CPU与外部世界的桥梁：从总线标准到可编程接口芯片SystemBusArchitecture总线技术：从ISA到PCI的演进总线是计算机各部件共享的通信通道,分为数据总线、地址总线和控制总线。从IBMPC的8位XT总线到16位ISA、32位PCI,总线标准不断向更高带宽、更强兼容性和即插即用方向演进。PCI总线支持突发传输和自动配置,成为现代PC的主流系统总线,而USB、PCIe等外部总线则进一步扩展了外设连接能力。主要系统总线标准对比总线标准数据宽度工作频率峰值带宽关键特性XT8位4.77MHz~4MB/sIBMPC原始总线,简单但带宽受限ISA16位8MHz~16MB/sAT架构标准,兼容性好但需手动配置IRQ/DMAEISA32位8.33MHz~33MB/sISA扩展,支持总线主控,向下兼容ISA卡PCI32/64位33/66MHz133~533MB/s即插即用,突发传输,与CPU异步,现代PC主流总线标准从8位XT演进到32位PCI,带宽提升两个数量级,即插即用和异步设计是关键突破ComputerArchitecture·I/OSystemI/O接口基本概念与端口编址I/O接口是CPU与外设之间的缓冲与适配电路,解决速度不匹配、信号格式差异和时序协调问题。接口电路包含数据端口、状态端口和控制端口三类寄存器。端口编址分为独立编址(x86采用IN/OUT指令,64KBI/O空间)和统一编址(端口映射到内存,用访存指令操作)两种方式,各有优劣。接口功能与端口01数据缓冲：锁存器/缓冲器解决CPU与外设速度差，CPU快速写入后由外设慢速取走02状态反馈：状态端口反映外设就绪、忙、错误等信息，CPU据此决定是否继续传输03控制命令：控制端口接收CPU发出的启动、停止、模式设置等命令编址方式对比独立编址x86·IN/OUT专用指令，I/O地址空间64KB（0000H~FFFFH），指令短小但寻址能力有限64KB统一编址ARM·MIPS端口映射到内存地址空间，用MOV等访存指令操作，地址空间大但占用内存MEMMICROPROCESSORARCHITECTURE8086中断系统与中断向量表8086中断系统支持256个中断源，分为内部中断与外部中断两大类。中断向量表位于内存最低1KB，每个中断类型号对应4字节CS:IP入口地址，CPU自动压栈保护现场并在完成后由IRET恢复返回断点。中断分类01内部中断：除法错(0号)、单步(1号)、NMI(2号)、断点(3号)、溢出(4号)、INTn指令(5~255号)。由CPU内部执行指令产生，无需外部硬件触发，响应速度快且优先级固定。02外部中断：INTR可屏蔽中断，受IF标志控制，CLI关中断、STI开中断；NMI不可屏蔽，边沿触发必响应。外部设备通过引脚向CPU发出请求，需经过中断控制器仲裁。03优先级：NMI>INTR>内部中断(部分)，多个中断同时请求时按优先级顺序响应。高优先级中断可打断低优先级服务程序，实现中断嵌套处理机制。中断向量表机制01向量表位置：内存00000H~003FFH，共1024字节，存放256个中断向量(每个4字节)。系统启动时由BIOS初始化，用户程序可修改自定义中断处理入口。02向量计算：中断类型号n×4=向量偏移地址，低2字节存IP，高2字节存CS。CPU通过简单左移运算快速定位入口，无需复杂查表逻辑。03响应过程：压FLAGS→清IF/TF→压CS→压IP→取向量→跳转执行；IRET弹出IP/CS/FLAGS返回。硬件自动完成现场保护，软件负责中断服务与恢复。Architecture&Operation可编程定时/计数器82538253内含3个独立16位计数器,每个支持6种工作方式。方式2(分频器)和方式3(方波发生器)最常用,通过设置计数初值可精确控制定时时间或输出频率。结构与配置013个独立计数器：Counter0/1/2各有CLK时钟输入、GATE门控输入、OUT输出，共享控制字寄存器。每个计数器内部包含计数初值寄存器、减计数器和输出锁存器，可独立编程配置。3×16-bit独立通道02控制字格式：D7D6选计数器，D5D4读写方式，D3D2D1工作方式，D0计数格式（0=二进制,1=BCD）。通过单一端口写入控制字，即可完成对指定计数器的完整配置。8-bit控制字|SC1SC0RW1RW0M2M1M0BCD03初始化流程：先写控制字配置工作方式，再按指定顺序写入计数初值。若读写方式设为16位，需分两次写入低字节和高字节，顺序不可颠倒。步骤：控制字→计数初值(低)→计数初值(高)典型工作方式M2方式2分频器：写入初值N后，每N个CLK周期输出一个负脉冲，频率=fCLK/N。计数器自动重装初值，输出连续周期性脉冲，适合作为波特率发生器或固定间隔定时。fOUT=fCLK/N|自动重装|连续输出M3方式3方波：输出占空比接近50%的方波，初值为偶数时精确对称，奇数时高电平比低电平多一个CLK。常用于信号发生、音调控制和电机调速等场景。~50%Duty|偶数=精确对称|奇数=高电平+1方式2输出窄脉冲，方式3输出方波；两者均支持自动重装，GATE高电平允许计数，低电平禁止并强制输出高电平。SERIALCOMMUNICATION串行通信基础：同步与异步串行通信按位顺序传输数据,相比并行通信线缆少、适合远距离但速度较慢。同步通信依赖共享时钟信号实现高速连续传输;异步通信通过约定的波特率和帧格式(起始位+数据位+校验位+停止位)实现无时钟线传输,灵活但开销较大。RS-232C是经典异步串行标准,采用±12V电平,广泛用于PC串口通信。SYNC同步通信发送方和接收方共享时钟信号，数据在时钟边沿同步采样以数据块为单位连续传输，块间无间隙，传输效率高适用于高速短距场景，如SPI、I2C总线ASYNC异步通信无需共享时钟，双方约定相同波特率（如9600bps）每帧格式：1位起始位（低电平）+5~8位数据+0/1位校验+1~2位停止位（高电平）RS-232C标准：逻辑1=-3V~-15V，逻辑0=+3V~+15V，最大传输距离约15米MicrocomputerInterface8251A串行接口与A/DD/A转换8251A是可编程串行通信芯片，支持同步和异步模式，通过方式字和命令字灵活配置波特率、数据格式和传输控制。A/D转换器（如ADC0809）将模拟信号数字化，D/A转换器（如DAC0832）将数字信号还原为模拟量，二者是微机系统与模拟世界交互的桥梁