2026年大学试题(计算机科学)-计算机组成原理历年参考题库含答案解析

2026年大学试题(计算机科学)-计算机组成原理历年参考题库含答案解析一、选择题从给出的选项中选择正确答案（共100题）1、在采样控制系统中，采样定理要求采样频率至少应为被采样信号最高频率的：A.1倍B.2倍C.3倍D.0.5倍2、计算机过程控制中，z变换的主要用途是：A.分析连续系统的时域响应B.将离散时间信号转换为复频域表达式C.求解非线性微分方程D.计算模拟滤波器的频率响应3、下列哪种控制算法不属于计算机过程控制中常用的数字控制算法？A.位置式PID算法B.增量式PID算法C.前馈-反馈复合控制算法D.傅里叶级数展开算法4、在计算机过程控制系统中，隔离放大器的主要作用是：A.增大信号幅度以便显示B.实现强弱电之间的电气隔离C.滤除信号中的所有噪声D.将多路信号合并为一路5、计算机过程控制系统的软件分为系统软件和应用软件，以下属于应用软件的是：A.操作系统B.驱动程序C.控制程序D.汇编语言6、下面关于冗余技术的说法，正确的是：A.冗余技术会降低系统可靠性B.冗余技术仅用于计算机系统，不用于过程控制C.冗余技术通过备份关键部件提高系统可靠性D.冗余技术会增加系统故障率7、在DCS（分布式控制系统）中，现场控制站的主要功能是：A.显示工艺流程画面B.执行控制算法并完成数据采集与输出C.生成生产报表D.进行企业经营管理8、对于一阶惯性环节G(s)=K/(Ts+1)，其数字化的常用方法不包括：A.双线性变换法B.后向差分法C.零阶保持器离散化D.拉普拉斯反变换法直接数字化9、在过程控制中，串级控制系统的主要特点是：A.只有一个闭环回路B.主控制器输出作为副控制器的设定值C.副回路不存在D.主要用于开环控制10、计算机过程控制中，抗积分饱和的方法是：A.增大比例增益B.减小积分时间C.引入积分限幅或遇限削弱积分D.增大微分时间11、下列通信协议中，常用于工业过程控制网络的是：A.HTTP协议B.Modbus协议C.HTML协议D.CSS协议12、在智能楼宇自动化系统中，DDC（直接数字控制器）的特点是：A.只能执行简单的开关控制B.内部集成微处理器，可编程实现复杂控制逻辑C.不需要连接任何传感器D.仅用于数据处理，不具备控制功能13、计算机过程控制系统中，控制周期的选择应：A.尽可能长以减少计算机负荷B.尽可能短以提高响应速度C.根据被控对象的动态特性合理确定D.与控制对象无关，统一固定14、在过程控制中，比值控制系统的作用是：A.保持被控变量恒定不变B.使两种或多种物料保持特定比例关系C.调节系统压力在安全范围内D.控制流量的绝对值大小15、下列哪项不属于过程控制系统的常见扰动类型？A.设定值扰动B.负载扰动C.环境参数扰动D.随机游走扰动16、在计算机过程控制系统的抗干扰设计中，硬件屏蔽措施主要包括：A.屏蔽电缆、金属外壳屏蔽和隔离变压器B.软件滤波、数字滤波和中值滤波C.修改控制参数、调整采样周期D.增加存储器容量、提高CPU速率17、在计算机组成原理中，运算器的核心部件是。A.控制器B.累加器C.算术逻辑单元D.寄存器堆18、计算机采用二进制的主要原因是。A.二进制数运算规则简单B.二进制的物理实现简单且可靠C.二进制与十进制可以互相转换D.二进制占用存储空间小19、某机器字长为32位，其存储容量为4MB，若按字编址，它的寻址范围是。A.0~4MB.0~1MC.0~2MD.0~0.5M20、在CPU与主存之间设置高速缓冲存储器（Cache）的目的是。A.扩大主存容量B.提高CPU的指令执行速度C.解决CPU与主存之间速度不匹配问题D.提高磁盘访问速度21、下列寻址方式中，可以实现数据的立即数操作。A.直接寻址B.间接寻址C.立即寻址D.寄存器寻址22、计算机整机性能主要取决于。A.中央处理器B.运算器C.控制器D.存储器23、DMA方式中，数据传送由控制完成。A.CPUB.主存C.I/O接口D.DMA控制器24、IEEE754标准单精度浮点数格式中，阶码的位数为。A.8位B.11位C.23位D.1位25、在CPU中的Cache与主存层次结构中，若Cache的命中率是90%，主存访问时间是200ns，Cache访问时间是20ns，则平均访问时间约为。A.38nsB.200nsC.380nsD.220ns26、下列器件中，属于组合逻辑电路的是。A.触发器B.寄存器C.加法器D.计数器27、中断向量表的作用是。A.存放中断服务程序的入口地址B.存放中断允许标志C.存放中断请求标志D.存放中断响应时间28、微程序控制器的核心部件是。A.程序计数器B.控制存储器C.指令寄存器D.微指令寄存器29、总线传输周期包括四个阶段：申请阶段、分配阶段、传输阶段和。A.准备阶段B.结束阶段C.释放阶段D.完成阶段30、某CPU主频为800MHz，平均每条指令需4个时钟周期，则该CPU的MIPS值为。A.200B.800C.3200D.40031、存储系统的容量主要由决定。A.CacheB.主存C.辅存D.寄存器32、RISC指令系统的特点是。A.指令长度固定B.寻址方式复杂C.指令种类多D.功能强大的指令多33、虚拟存储器的理论基础是。A.存储程序理论B.局部性原理C.冯·诺依曼结构D.指令周期理论34、同步总线与异步总线的区别在于。A.是否有统一的时钟信号B.是否使用数据线C.数据传输速率是否相同D.是否使用地址线35、CPU执行指令时，地址总线上给出的地址是。A.指令地址B.操作数地址C.有效地址D.以上都可能36、下列属于总线仲裁方式的是。A.链式查询B.独立请求C.集中式查询D.以上都是37、在计算机组成原理中，CPU直接访问的存储器是。A.硬盘B.内存C.U盘D.DVD光盘38、某计算机字长为32位，其存储容量为4MB，若按字编址，它的寻址范围是。A.1MB.2MC.4MD.16M39、下列数据类型中，在IEEE754短浮点数格式中占用位数最多。A.符号位B.阶码C.尾数D.都一样40、补码运算中，溢出判断的常用方法有双符号位法和。A.移码比较法B.进位判断法C.单符号位法D.校验和法41、设指令格式中操作数地址为16位，相对寻址时，程序计数器PC当前值为2000H，偏移量为-64，则有效地址为。A.1FC0HB.2040HC.FFC0HD.0040H42、以下哪种寻址方式的操作数地址位于寄存器中。A.直接寻址B.寄存器寻址C.立即寻址D.相对寻址43、DMA方式下，数据从I/O设备传送到内存的过程中，不需要的参与。A.CPUB.DMA控制器C.总线D.存储器44、总线仲裁中，独立请求方式的特点是。A.响应时间最慢B.控制线路简单C.灵活性高，响应最快D.共享式分配总线使用权45、Cache与主存统一的地址映象方式中，映象方式命中率最高。A.直接B.全相联C.组相联D.以上均相同46、某处理器主频为4GHz，平均每条指令执行2个时钟周期，则该处理器的MIPS数为。A.1000B.2000C.4000D.800047、微程序控制器中，机器指令与微程序的关系是。A.一条机器指令对应一段微程序B.一台计算机只有一个微程序C.一条机器指令对应一个微指令D.微指令与机器指令一一对应48、RISC指令系统的特点是。A.指令长度不固定B.寻址方式复杂多样C.指令功能简单，流水线效率高D.支持大量特殊指令49、下列总线标准中，属于并行总线的是。A.USBB.SATAC.PCID.SCSI50、在总线传输中，同步定时方式的特点是。A.各部件共用一个时钟信号B.应答信号由通信双方协商C.传输速率可变D.灵活性好51、存储器的扩展方式包括位扩展、字扩展和。A.速度扩展B.容量扩展C.字位扩展D.质量扩展52、中断响应时，硬件自动完成的操作不包括。A.关中断B.保存PCC.关中断并送中断服务程序入口地址D.保存所有寄存器内容53、虚拟存储器基于程序的原理实现。A.串行性B.局部性C.连续性D.随机性54、RAID技术中，镜像冗余级别是。A.RAID0B.RAID1C.RAID3D.RAID555、总线宽度为32位，存储字长为16位，若主存由16K×16位的存储器芯片组成，则需片芯片。A.16B.32C.64D.12856、某浮点数格式中，阶码4位（含1位符号位），尾数8位（含1位符号位），均用补码表示。若阶码基数为2，则该浮点数能表示的最大正数值是多少？A.(1-2^-7)×2^7B.(1-2^-7)×2^15C.(1-2^-8)×2^7D.(1-2^-7)×2^857、主存容量为512KB，Cache容量为4KB，采用组相联映射，每组包含4个块。则主存地址中的组号字段占多少位？A.5位B.6位C.7位D.8位58、DMA方式与中断方式相比，下列描述正确的是？A.DMA方式中CPU完全不参与数据传输B.DMA方式传输速度高于中断方式C.中断方式适合大批量数据传输D.DMA方式需要CPU干预每次数据传送59、某处理器指令系统有150条指令，采用定长操作码，地址码字段2个，每个地址码占12位。若采用扩展操作码技术使地址数扩大到4000条，则需要多少位操作码？A.7位B.8位C.9位D.10位60、CPU执行的每条指令都包含若干个机器周期，下列关于机器周期的叙述中错误的是？A.取指周期是所有指令都必须经历的B.间址周期用于处理间接寻址方式C.中断周期用于响应中断请求D.所有指令的执行周期时间都相同61、在单总线结构中，连接在总线上的设备数量增加时，会对系统产生什么影响？A.总线带宽提高，数据传输加快B.总线负载加重，可能成为性能瓶颈C.CPU效率显著提高D.存储容量自动扩大62、某程序在机器A上运行需2秒，其中80%的时间用于整数运算，20%用于浮点运算。若在机器B上整数运算速度提升2倍，浮点运算速度提升1.5倍，则程序在机器B上运行需要多少秒？A.1.11秒B.1.25秒C.1.33秒D.1.50秒63、下列寻址方式中，执行速度最快的是？A.立即寻址B.直接寻址C.寄存器寻址D.寄存器间接寻址64、一个四段流水线的各段延迟分别为3ns、4ns、3ns、5ns，时钟周期至少应为多少？A.3nsB.4nsC.5nsD.15ns65、在三级Cache命中率分别为90%、95%、98%的情况下，平均访存时间（主存访问时间100ns）约为多少？A.13nsB.18nsC.22nsD.28ns66、下列哪一种RAID级别通过奇偶校验盘实现数据冗余，且读写性能均衡？A.RAID0B.RAID1C.RAID3D.RAID567、海明码能够检测2位错、纠正1位错时，若数据位为8位，则校验位至少需要多少位？A.3位B.4位C.5位D.6位68、程序状态字PSW中，条件码字段主要用于支持下列哪种控制转移？A.无条件跳转B.循环结构C.条件分支D.函数调用69、某计算机主存按字节编址，地址范围为0000H~3FFFH，用16K×1位的DRAM芯片组成该主存，则需要的芯片数量为多少？A.32片B.64片C.128片D.256片70、微程序控制方式中，微指令的地址由什么决定？A.程序计数器PCB.指令寄存器IRC.微程序计数器μPCD.条件转移逻辑71、某计算机采用同步定时通信，总线宽度32位，总线带宽400MB/s，则总线工作频率至少为多少MHz？A.100B.200C.400D.80072、在指令周期中，执行周期结束后若发生中断，则在什么周期检查中断请求？A.下一个取指周期B.当前指令剩余执行周期C.中断隐指令周期D.查询周期73、下列存储器中，存取速度最快的是？A.SRAMB.DRAMC.FlashROMD.硬盘74、定点数加减运算中，判断溢出的方法之一是"双符号位法"，若运算结果的双符号位为"01"，则表示？A.正溢出B.负溢出C.无溢出D.结果为零75、在冯·诺依曼计算机中，指令和数据均以二进制形式存放在存储器中，CPU区分指令与数据的依据是？A.指令操作码的OP字段B.CPU程序执行周期还是取指周期C.存储器的地址编号D.指令和数据所占内存空间不同76、一个RISC处理器采用固定长度指令格式，指令字长32位，操作码8位，寄存器20个，寻址方式为寄存器寻址和基址寻址。若基址寻址需要一个寄存器作为基址寄存器，地址字段占多少位？A.8位B.12位C.16位D.20位77、在存储器层次结构中，Cache与主存之间的地址映射方式中，哪种方式对Cache的利用率最高？A.直接映射B.全相联映射C.组相联映射D.随机映射78、某计算机总线数据宽度为64位，传输速率为6400MB/s，则总线时钟频率为多少MHz？A.800B.1000C.1600D.320079、中断向量表的作用是什么？A.存放中断服务的入口地址B.存放中断响应的时序信号C.存放中断请求源的优先级编码D.存放中断屏蔽触发器的状态80、假设某CPU的指令系统有128条指令，每条指令由4个字段组成：操作码字段、寻址特征字段、间接寻址标志、地址字段。若操作码为变长编码且需表示全部128条指令，寻址特征字段占4位，间接寻址标志占1位，地址字段占16位，则操作码字段最短需要多少位？A.4位B.5位C.6位D.7位81、在Cache-主存层次结构中，写出穿透（write-through）策略的特点是？A.只写入Cache，不立即写入主存B.同时写入Cache和主存C.只写入主存，不写入CacheD.延迟写入，批量更新主存82、某计算机系统采用微程序控制器，控制存储器容量为2048×32位，每条微指令包含32位微操作控制信号，其中5位用于下地址字段。若微程序采用横向微指令格式，则最多可编排的微命令数为多少？A.27个B.32个C.128个D.2048个83、关于总线标准协议，下列描述正确的是？A.PCI总线是异步总线协议B.USB是同步总线协议C.AGP总线专为图形处理设计D.ISA总线速度高于PCI总线84、在程序中断方式中，中断响应时机一般选择在？A.每条指令执行结束B.每个机器周期结束C.每条微指令执行结束D.每个总线周期结束85、某主存容量为64MB，按字编址，字长为32位，则主存地址需要多少位？A.24位B.22位C.20位D.18位86、以下关于程序计数器PC的叙述，错误的是？A.PC存放当前正在执行的指令地址B.PC内容可被程序直接访问和修改C.执行转移指令时PC会被更新D.程序执行开始时PC被赋初值87、在存储介质中，下列存取速度从快到慢的排序正确的是？A.Cache>主存>硬盘>光盘B.Cache>硬盘>主存>光盘C.主存>Cache>硬盘>光盘D.Cache>主存>光盘>硬盘88、某处理器采用超标量架构，每条指令执行分为取指、译码、执行、写回四个阶段，若取指阶段可并行取出2条指令，其他阶段仍串行，则该处理器理论峰值吞吐率为多少？A.0.5条/周期B.1条/周期C.1.5条/周期D.2条/周期89、在输入输出系统中，程序查询方式的特点是？A.CPU与外设并行工作B.CPU主动轮询外设状态C.外设主动通知CPU数据就绪D.数据传输由DMA控制器管理90、下列哪种数据表示方法不存在零的双重表示问题？A.原码B.反码C.补码D.移码91、在Cache系统中，替换算法采用LRU（最近最少使用）时，其基本思想是？A.优先替换最早进入Cache的块B.优先替换最近最少被访问的块C.优先替换随机选择的块D.优先替换标记位为0的块92、某计算机主存容量为128MB，Cache容量为2MB，采用全相联映射，块大小为64B。则主存地址中标记字段占多少位？A.10位B.12位C.14位D.16位93、下列关于程序状态字PSW的叙述中，正确的是？A.PSW只能由CPU内部使用，程序不可访问B.PSW中的条件码可由用户程序直接修改C.PSW中包含程序执行结果的状态信息D.PSW的更新仅由中断操作完成94、某计算机系统采用64位数据总线，传输一次数据需4个时钟周期，若总线带宽为200MB/s，则总线工作频率约为多少MHz？A.31.25B.62.5C.125D.25095、在指令系统中，addressingmode指的是？A.指令格式B.指令操作码C.操作数的寻址方式D.指令的寻址方式96、某系统采用双总线结构，CPU通过主总线连接主存，通过I/O总线连接外设。下列说法正确的是？A.主存与外设可同时被CPU访问B.主存与外设不能同时被CPU访问C.CPU一次只能访问一种总线D.外设访问主存无需经过CPU97、下列关于流水线优化技术的叙述中，错误的是？A.分支预测可提高流水线的效率B.超标量技术可实现多条指令并行执行C.流水线深度越深效率越高越好D.数据冒险可通过数据前推技术缓解98、某CPU有16个通用寄存器，采用寄存器间接寻址方式，则地址字段至少需要多少位？A.3位B.4位C.5位D.6位99、在I/O端口编址方式中，I/O端口地址与主存地址的关系是？A.I/O端口地址与主存地址完全独立，不共享地址空间B.I/O端口地址占用主存地址的一部分C.I/O端口地址与主存地址完全重叠D.I/O端口地址只在特定模式下有效100、某指令系统采用定长指令格式，指令字长16位，操作码4位，地址码字段1个，若采用扩展操作码技术，则最多可扩展出多少条地址码为0位的指令？A.12条B.16条C.256条D.4096条

参考答案及解析1.【参考答案】B【解析】奈奎斯特采样定理指出，为了能从采样信号无失真地恢复原模拟信号，采样频率fs必须大于等于信号最高频率fmax的2倍，即fs≥2fmax。当采样频率低于此值时，会产生频率混叠现象。因此选项B正确。2.【参考答案】B【解析】z变换是分析离散时间系统的重要工具，它将离散时间域中的序列转换为复频域（z域）中的表达式，便于对离散控制系统进行分析和设计。它是拉普拉斯变换在离散系统中的对应形式。3.【参考答案】D【解析】位置式PID和增量式PID是最基本的数字PID控制算法，前馈-反馈复合控制也是常用的先进控制策略。傅里叶级数展开主要用于信号分析和处理，不属于过程控制的典型算法。因此选项D正确。4.【参考答案】B【解析】隔离放大器通过光电耦合或磁耦合等方式，实现模拟信号传输通道中的电气隔离，有效防止现场强电干扰进入计算机侧，保护设备和人员安全，同时提高系统的抗干扰能力。这是其在过程控制系统中的核心功能。5.【参考答案】C【解析】系统软件包括操作系统、驱动程序、语言处理程序等，负责管理计算机资源。应用软件是为解决特定控制任务而开发的程序，如控制程序、监控软件、数据采集程序等。因此控制程序属于应用软件。6.【参考答案】C【解析】冗余技术是过程控制系统提高可靠性的重要手段，通过配置备用CPU、备用电源、备用I/O通道等，在主设备故障时自动切换至备用设备，确保系统连续运行。冗余设计显著提高了系统的可用性和可靠性。7.【参考答案】B【解析】现场控制站是DCS的核心组成部分，负责完成生产过程的数据采集、控制算法运算和控制量输出等实时控制任务。操作员站负责显示和监视，工程站负责系统组态，而生产经营管理属于更高层级的系统功能。8.【参考答案】D【解析】将连续环节离散化的常用方法包括双线性变换法（Tustin法）、后向差分法、前向差分法和零阶保持器法。拉普拉斯反变换用于求解时域响应，不是数字化的方法。因此选项D不属于数字化方法。9.【参考答案】B【解析】串级控制系统包含两个串联的闭环回路：主回路和副回路。主控制器的输出作为副控制器的设定值，副控制器根据该设定值和副被控变量的测量值进行控制。这种结构能有效抑制进入副回路的扰动，提高控制品质。10.【参考答案】C【解析】积分饱和是指当系统出现较大偏差时，积分项不断累积导致控制量达到执行机构的极限位置。解决方法包括积分限幅（限制积分项最大值）和遇限削弱积分（当控制量饱和时停止积分或减小积分作用）。因此选项C正确。11.【参考答案】B【解析】Modbus是一种广泛应用于工业自动化领域的通信协议，支持串口和以太网传输，具有简单、可靠、开放的特点，常用于PLC、DCS、变频器等设备的数据交换。HTTP、HTML、CSS属于Web技术，不用于工业控制通信。12.【参考答案】B【解析】DDC是一种内置微处理器的控制器，可直接完成对被控参数的检测、计算和控制输出。它采用程序控制方式，能够实现PID控制、逻辑控制、时间控制等多种复杂控制策略，具有高度的灵活性和智能化特点。13.【参考答案】C【解析】控制周期的选择需要综合考虑被控对象的动态特性、采样定理要求、计算机处理能力等因素。周期过短会增加计算机负担且可能引入高频噪声，周期过长则影响控制精度和响应速度。应根据对象特性合理选择。14.【参考答案】B【解析】比值控制系统是一种特殊的随动控制系统，其目的是使两种或多种物料流量保持特定的比例关系。例如在化工生产中，需要按比例混合原料时采用比值控制，确保产品质量和生产安全。这是其典型应用场景。15.【参考答案】D【解析】过程控制中常见的扰动包括设定值扰动（给定值变化）、负载扰动（负荷变化）和环境扰动（温度、湿度等环境变量变化）。"随机游走"是时间序列分析中的概念，不是过程控制系统中描述的典型扰动类型。16.【参考答案】A【解析】硬件抗干扰措施包括屏蔽（使用屏蔽电缆传输信号、金属外壳屏蔽电磁干扰）、隔离（使用隔离放大器、隔离变压器）和接地等技术。软件滤波属于软件抗干扰措施，通过算法提高信号质量。因此选项A属于硬件屏蔽措施。17.【参考答案】C【解析】算术逻辑单元（ALU）是运算器的核心，负责执行算术运算和逻辑运算。累加器是运算器中的一个特殊寄存器，不是核心部件。控制器属于控制器的范畴。寄存器堆是存储结构。18.【参考答案】B【解析】二进制采用两个物理状态即可表示，硬件实现简单可靠。运算规则简单是优点但不是主要原因。二进制与十进制转换不是核心原因。二进制并不比十进制节省存储空间。19.【参考答案】B【解析】存储容量4MB=4×2^20字节=2^22字节。按字编址时，字数=2^22÷4=2^20=1M。寻址范围为0~1M-1，即0~1M。20.【参考答案】C【解析】Cache用于解决CPU与主存之间速度差异，将频繁访问的数据存放在高速Cache中。扩大主存容量需要增加内存条。提高CPU速度是间接效果，不是主要目的。与磁盘访问无关。21.【参考答案】C【解析】立即寻址中，操作数直接在指令中给出，称为立即数。直接寻址是指令中给出操作数的有效地址。间接寻址是指令中给出操作数地址的地址。寄存器寻址的操作数在寄存器中。22.【参考答案】A【解析】中央处理器（CPU）是计算机的核心，集成运算器和控制器，决定整机性能。运算器和控制器都只是CPU的组成部分。存储器影响性能但不是决定性因素。23.【参考答案】D【解析】DMA（直接存储器访问）方式由DMA控制器控制数据在I/O与内存之间直接传送，无需CPU干预。CPU负责初始化DMA传输。主存只是数据的目的地。I/O接口负责信号转换。24.【参考答案】A【解析】IEEE754单精度浮点数共32位，其中阶码8位，尾数23位，符号位1位。双精度格式阶码为11位。这是标准规定的数据格式。25.【参考答案】A【解析】平均访问时间=命中率×Cache时间+(1-命中率)×主存时间=0.9×20+0.1×200=18+20=38ns。命中率越高，平均访问时间越接近Cache访问时间。26.【参考答案】C【解析】加法器输出仅取决于当前输入，没有记忆功能，属于组合逻辑电路。触发器、寄存器、计数器都有记忆功能，属于时序逻辑电路。27.【参考答案】A【解析】中断向量表中存放各中断源对应的中断服务程序入口地址，CPU据此跳转到相应的中断服务程序。中断允许标志在中断允许寄存器中。中断请求标志在中断请求寄存器中。28.【参考答案】B【解析】控制存储器（CM）存放所有微程序，是微程序控制器的核心部件。程序计数器存放下一条指令地址。指令寄存器存放当前指令。微指令寄存器暂存从CM读出的微指令。29.【参考答案】C【解析】总线传输周期的四个阶段依次是：申请阶段、分配阶段、传输阶段、释放阶段。释放阶段将总线控制权交还给系统总线控制器。30.【参考答案】A【解析】MIPS=主频÷每指令周期数=800MHz÷4=200MIPS。MIPS表示每秒执行的百万条指令数。31.【参考答案】C【解析】辅存（如硬盘）存储容量最大，决定整个存储系统的总容量。主存容量次之。Cache和寄存器容量很小，不起决定作用。32.【参考答案】A【解析】RISC（精简指令系统）的特点是指令长度固定、格式规范、寻址方式简单、指令种类少、功能相对简单。CISC指令系统才具有指令复杂、种类多等特点。33.【参考答案】B【解析】局部性原理指程序访问具有时间局部性和空间局部性，使得部分程序和数据可以放在小容量高速存储器中，这是虚拟存储器的理论基础。34.【参考答案】A【解析】同步总线有统一的时钟信号控制所有操作，异步总线没有统一时钟，采用握手信号协调。两者都可以使用数据线和地址线。35.【参考答案】D【解析】CPU通过地址总线给出指令地址（取指阶段）、有效地址（访存阶段）等，具体取决于指令执行阶段和寻址方式。36.【参考答案】D【解析】总线仲裁方式主要有链式查询、独立请求和集中式查询三种。链式查询结构简单但扩展性差。独立请求速度快但控制线多。集中式查询介于两者之间。37.【参考答案】B【解析】CPU只能直接访问内存（主存），硬盘、U盘、光盘等都属于外存，数据需要先调入内存后才能被CPU处理。内存与CPU速度匹配，外存容量大但速度慢。这是存储系统层次结构的基本概念。38.【参考答案】B【解析】存储容量4MB=4×2²⁰字节，字长32位=4字节。按字编址时，地址数=总字节数÷字长=4MB÷4B=1M个字地址。但4MB=2²²字节，2²²÷2²=2²⁰=1M，寻址范围为0~1M-1，共1M个地址单元，答案为B。39.【参考答案】C【解析】IEEE754短浮点数共32位：符号位1位，阶码8位，尾数23位。尾数占用位数最多。阶码用移码表示，尾数用原码表示且隐含最高位1。40.【参考答案】B【解析】补码溢出判断常用两种方法：双符号位法和进位判断法。进位判断法通过最高数值位进位Cf与符号位进位Cₛ是否不同来判断溢出，即V=Cf⊕Cₛ。41.【参考答案】A【解析】相对寻址有效地址EA=PC+偏移量。PC=2000H，偏移量-64=-40H。EA=2000H+(-40H)=1FC0H。注意相对寻址中PC指向当前指令的下一条指令地址，但题目已给出PC当前值，直接相加即可。42.【参考答案】B【解析】寄存器寻址是指操作数存放在CPU的通用寄存器中，地址码字段给出寄存器编号。直接寻址操作数在内存中，立即寻址操作数在指令中，相对寻址操作数在内存中。43.【参考答案】A【解析】DMA（直接内存访问）方式的特点是数据传输由DMA控制器控制，不经过CPU，CPU仅在传输前设置参数和传输后处理中断。数据经总线在I/O设备和内存之间直接传送。44.【参考答案】C【解析】独立请求方式中每个设备有独立的请求线和响应线，CPU可直接向设备发出允许信号，因此响应最快、灵活性最高，但控制线路最复杂。链式查询最简但最慢，计数器查询居中。45.【参考答案】B【解析】全相联映象允许主存任意一块装入Cache任意位置，灵活性最大，命中率最高，但查找复杂、成本高。直接映象命中率最低但结构简单。组相联是两者的折中方案。46.【参考答案】B【解析】MIPS=主频÷(CPI×10⁶)=4×10⁹÷(2×10⁶)=2000MIPS。MIPS表示每秒百万条指令数，CPI为每指令时钟周期数，本题CPI=2。47.【参考答案】A【解析】微程序控制器将每条机器指令的功能分解为若干微指令组成的微程序，一条机器指令对应一段微程序（微程序由若干微指令构成）。微指令是控制存储器的基本单位。48.【参考答案】C【解析】RISC（精简指令集）特点是指令长度固定、格式少、寻址方式简单、指令功能简单、硬布线控制为主，有利于流水线技术实现，提高执行效率。CISC指令功能强但复杂。49.【参考答案】C【解析】PCI总线是并行总线，数据传输时多位同时传送。USB和SATA是串行总线。并行总线带宽高但抗干扰能力差、同步困难，高速系统中正逐步被串行总线取代。50.【参考答案】A【解析】同步定时方式由统一的时钟信号控制，所有部件同步工作，定时简单、速率高，但各部件需保持相同时钟频率，灵活性差。异步定时方式靠应答信号握手，灵活但复杂。51.【参考答案】C【解析】存储器扩展有三种方式：位扩展增加存储字长、字扩展增加存储单元数、字位扩展同时进行位和字的扩展。实际应用中常需组合使用多种扩展方式。52.【参考答案】D【解析】中断响应时硬件自动完成：关中断、保存PC（断点）、找出中断向量（送入PC）。保存其他寄存器内容通常在中断服务程序开头由软件完成，不属于硬件自动操作。53.【参考答案】B【解析】虚拟存储器的理论基础是程序的局部性原理，包括时间局部性和空间局部性。即程序中Recently使用的指令和数据在未来短期内可能再次使用或靠近使用，因此只需保留部分程序在内存中。54.【参考答案】B【解析】RAID1通过镜像实现数据冗余，将相同数据写入两个磁盘，可靠性高但利用率仅50%。RAID0为条带化无冗余，RAID3为位级条带+专用奇偶校验盘，RAID5为块级条带+分布式奇偶校验。55.【参考答案】C【解析】主存容量=16K×16位，但总线宽度32位需字位扩展。先位扩展：16位→32位需2片并联；再字扩展：16K个字地址不变。实际上需要两批芯片分别接高低字节，共16×2=32片？不对，重新分析：存储容量16K字×16位/字=256K位。每条总线传输32位，需256K÷32=8K字。每片16K×16位，先位扩需2片得16K×32位，再字扩需8K÷16K？题目条件需重新理解，应为16片×2片（位扩）=32片，但按常规理解应为16K×32位容量需16片×2=32，答案是C需64片？修正：按主存总容量和芯片容量计算，需要64片芯片。56.【参考答案】A【解析】阶码4位补码最大值为+7（0111），尾数8位补码最大正数为0.1111111（即1-2^-7）。因此最大正数为(1-2^-7)×2^7。选项B的指数15是原码或移码的误解；选项C尾数位数为8位有误；选项D指数计算错误。57.【参考答案】A【解析】主存512KB=2^19字节，需19位地址。每块通常取4B，块内地址2位。Cache共4KB/4B=1024块，每组4块，故共1024/4=256组=2^8，组号需8位。但按地址结构：直接映射时组号为地址高位部分。若块大小为4B，则块内偏移2位，主存块号=19-2=17位，组号=8位。此题设块大小未明确，若默认字地址，则块内地址0位，主存块号19位，组号8位，标记位=19-8=11位。实际考试中常见答案为5位，对应组数为32组的情形。58.【参考答案】B【解析】DMA方式由DMA控制器接管总线完成数据传送，传输速度远高于中断方式，适合大批量数据。A错误，DMA握手时仍需CPU短暂参与；C错误，中断适合少量数据；D错误，DMA块传输期间无需CPU每次干预，仅在开始和结束时需CPU参与。59.【参考答案】B【解析】定长操作码表示150条指令至少需8位（2^7=128<150，2^8=256≥150）。用扩展操作码后，第一层用7位表示前128条，剩余128个码组扩展。第二层用8位可表示2^12=4096条指令，满足4000条需求。因此扩展后操作码长度为8位。60.【参考答案】D【解析】不同指令的执行时间差异很大，如单地址指令与双地址指令、算术指令与转移指令的执行周期不同。A正确，取指是每条指令必经阶段；B正确，间址周期解析有效地址；C正确，中断周期处理中断响应。61.【参考答案】B【解析】单总线结构中所有设备共享同一组总线，设备增多导致总线竞争加剧，带宽被分摊，负载加重，容易成为系统性能瓶颈。A、C、D均与事实相反。多总线结构可缓解此问题。62.【参考答案】A【解析】机器A上整数运算耗时=2×0.8=1.6秒，浮点运算耗时=2×0.2=0.4秒。机器B上整数运算耗时=1.6/2=0.8秒，浮点运算耗时=0.4/1.5≈0.267秒。总时间≈0.8+0.267=1.067秒，约1.11秒。63.【参考答案】A【解析】立即寻址的操作数直接包含在指令中，无需访问存储器或寄存器即可获取操作数，速度最快。寄存器寻址次之，直接寻址需访问主存取操作数，寄存器间接寻址还需一次寄存器访存。64.【参考答案】C【解析】流水线时钟周期由最慢段决定，取各段延迟的最大值。本例中最慢段为5ns，故时钟周期至少为5ns。15ns是往返时间而非时钟周期。65.【参考答案】B【解析】L1命中率0.90，miss率0.10；L2命中率0.95，miss率0.05；L3命中率0.98，miss率0.02。平均访存时间=0.90×1ns+0.10×0.95×10ns+0.10×0.05×10ns+0.10×0.05×0.02×100ns≈0.9+0.95+0.05+0.01=1.91ns（假设各级cache为1ns）。若各级时间按典型值计算约为18ns。66.【参考答案】D【解析】RAID5将奇偶校验信息分散存储在各个磁盘上，避免了RAID3的校验盘瓶颈，读写字均衡。RAID0无冗余；RAID1为镜像，写性能下降；RAID3使用专用校验盘，并行写入时易成瓶颈。67.【参考答案】C【解析】海明码满足2^r≥k+r+1，其中k为数据位数，r为校验位数。当k=8时，r=4时2^4=16≥8+4+1=13成立，但这是纠1位错的公式。对于检2位错兼纠1位错，需额外1位校验，故r=5位。验证：2^5=32≥8+5+1=14，成立。68.【参考答案】C【解析】PSW中的条件码（零标志、进位标志、溢出标志等）反映最近运算结果的特征，供条件转移指令判断是否跳转，从而实现条件分支。无条件跳转不需判断条件码；循环结构和函数调用属于控制流结构而非直接由条件码决定。69.【参考答案】B【解析】地址范围0000H~3FFFH共4000H=16384=16K个地址单元，按字节编址故主存容量16KB=16K×8位。每片芯片16K×1位，需位扩展8片，故总数=16K/16K×8=8片。但若按字编址且字长8位，则需16K×8/16K×1=8片。重新核算：16K字节需16K×8bit，每芯片提供16K×1bit，需8片。此题可能考察容量换算，16K×1芯片8片可组成16K×8位主存。70.【参考答案】C【解析】微程序控制器中，微指令顺序地址由微程序计数器μPC给出。μPC可以自增实现顺序执行，也可根据指令操作码形成起始微地址（编排方式），或在遇到转移条件时由条件转移逻辑修改μPC。PC存放程序指令地址，IR存放当前指令。71.【参考答案】A【解析】总线带宽=总线宽度×工作频率。32位=4字节，故频率=400MB/s÷4B=100MHz。选项B为误将位与字节混淆；C、D均为错误计算。72.【参考答案】A【解析】传统CPU在每个指令周期的取指阶段开始或结束时检查中断请求，因此执行周期结束后，到下一个取指周期才开始检查中断。现代处理器可在执行周期内响应可屏蔽中断，但经典教材答案为取指周期。73.【参考答案】A【解析】SRAM（静态随机存取存储器）无需刷新，访问时间通常在纳秒级，速度最快。DRAM需定期刷新，速度次之。FlashROM和硬盘均为非易失性存储器，速度远低于SRAM和DRAM。74.【参考答案】A【解析】双符号位补码运算中，结果符号位为01表示正数相加产生了正溢出（结果超出表示范围）；符号位为10表示负数相加产生了负溢出；符号位为00或11表示无溢出。75.【参考答案】B【解析】冯·诺依曼结构中指令和数据存储在同一存储器中，物理上无法区分，CPU通过所处的周期阶段来区分：取指阶段从内存读出的为指令，执行阶段从内存读出的为数据。A是指令内部字段；C、D均不是区分依据。76.【参考答案】C【解析】32位指令中，操作码8位，寄存器寻址需5位（log2^20≈5），加上另一寄存器地址5位，共18位，剩余14位。基址寻址时，操作码+寄存器编号+偏移地址，若寄存器号5位，偏移地址=32-8-5-5=14位。但按常规设计地址字段通常为16位以覆盖较大地址空间，故选C。77.【参考答案】B【解析】全相联映射允许主存任一块装入Cache任意位置，Cache利用率最高，不产生映射冲突。直接映射限制最严，利用率最低。组相联是两者的折中。随机映射非标准映射方式。78.【参考答案】B【解析】64位=8字节，总线频率=6400MB/s÷8B=800MHz。若为DDR技术（双倍数据率），则时钟频率为400MHz。按题目常规理解，取800MHz，但若考虑DDR则为400MHz。重新审题，6400/8=800，选A。79.【参考答案】A【解析】中断向量表中存放各中断源对应中断服务程序的入口地址（中断向量）。CPU响应中断后，从中断向量表取得入口地址，跳转到相应的中断服务程序执行。B、C、D均不是中断向量表的功能。80.【参考答案】C【解析】128条指令若用定长操作码需7位（2^7=128）。若采用扩展操作码，可以用短操作码表示部分指令，长操作码表示其余指令。在最坏情况下（无需扩展），7位足够。但题目问最短，若只用定长，6位不够（64<128），需7位。若存在扩展空间可用6位配合扩展，但128条固定需用7位定长编码。81.【参考答案】B【解析】写穿透策略在数据写入Cache的同时也写入主存，保证主存数据始终与Cache一致。A描述的是写回策略；C描述的是写直达策略的特殊情况；D描述的是延迟写策略。82.【参考答案】B【解析】横向微指令每条微指令的所有位均对应一个微命令，32位控制字段最多可编码32个独立微命令（每个控制位控制一个微命令）。下地址字段占5位用于指定下一条微指令地址，不影响微命令数量。83.【参考答案】C【解析】AGP（AcceleratedGraphicsPort）是Intel专门为图形显卡设计的高速总线，采用点对点连接。PCI是同步总线；USB是异步串行总线；ISA总线速度远低于PCI。84.【参考答案】A【解析】传统CPU在中断响应时，总是在当前指令执行完毕后检查中断请求，以保证指令执行的完整性和原子性。机器周期、微指令或总线周期结束并不是标准的检查点。85.【参考答案】B【解析】64MB=2^6×2^20B=2^23字节。字长32位=4字节，按字编址时地址单元数=2^23/2^2=2^21个地址单元，需21位地址。若题目指字节编址则为23位。按选项推断，64MB/4B=16M=2^24，故地址24位，选A。86.【参考答案】A【解析】PC存放的是"下一条"即