CN119421456A 具有良好抗雪崩能力的超结mosfet及其制备方法、芯片 （深圳天狼芯半导体有限公司）

道高新区社区科技南路18号深圳湾科具有良好抗雪崩能力的超结MOSFET及其制具有良好抗雪崩能力的超结MOSFET及其制备方型衬底上的第二P柱、第二P型阱区、第二P型基P型阱区的宽度小于第一P型基区的宽度，第二P型阱区的P型掺杂离子的浓度大于第二P型基区2型基区的P型掺杂离子的浓度，并且，所述第一P型阱区的宽度小于所述第一P型基区的宽型基区的P型掺杂离子的浓度，并且，所述第二P型阱区的宽度小于所述第二P型基区的宽第一N型源区、第二N型源区，所述第一N型源区形成于所述第一P3.如权利要求2所述的超结MOSFET，其所述第一P型阱区的宽度从漏极层到源极层的方所述第二P型阱区呈梯形结构，并且，所述第二P型阱区的宽度从漏极所述第二P型阱区的P型掺杂离子的浓度从漏极层到源极层的方6.如权利要求5所述的超结MOSFET，其特征在于，7.如权利要求5所述的超结MOSFET，其特征38.如权利要求1_7任意一项所述的超结MOSFET，9.一种具有良好抗雪崩能力的超结MOSFET的制在所述N型漂移层的两侧通过刻蚀工艺形成深入至所述N型衬底的第一深槽和第二深对所述第一P柱进行P型掺杂离子注入形成第一P型阱区，对所述第二P柱进行P型掺杂在所述第一P型基区的中央区域注入N型掺杂离子形成第一N型源在所述N型漂移区上形成栅极介质层、栅极多晶硅层，所述栅4[0002]近年来，超结MOSFET（SuperJunctionMetal_Oxide_SemiconductorField_提高超结MOSFET的抗雪崩能力对于提高其可靠性具有重[0003]为了解决上述技术问题，本申请实施例提供了一种具有良好抗雪崩能力的超结N型衬底；型基区依次层叠设置于所述N型衬底上；所述第一P型阱区的P型掺杂离子的浓度大于所述型基区依次层叠设置于所述N型衬底上；所述第二P型阱区的P型掺杂离子的浓度大于所述5所述第二P型阱区的P型掺杂离子的浓度从漏极层到源极层的方[0012]本申请实施例第二方面还提供了一种具有良好抗雪崩能力的超结MOSFET的制备在所述N型漂移层的两侧通过刻蚀工艺形成深入至所述N型衬底的第一深槽和第对所述第一P柱进行P型掺杂离子注入形成第一P型阱区，对所述第二P柱进行P型的宽度小于所述第一P型基区的宽度，所述第二P型阱区的P型掺杂离子的浓度大于所述第型基区的中央区域注入N型掺杂离子形成第二6二P型阱区的P型掺杂离子的浓度大于第二P型基区的P型掺杂离子的浓度，第二P型阱区的[0015]图1是本申请实施例提供的具有良好抗雪崩能力的超结MOSFET的第一结构示意图2是本申请实施例提供的具有良好抗雪崩能力的超结MOSFET与传统超结MOSFET在漏极与源极之间的电压等于击穿电压时的电场分布图3是本申请实施例提供的具有良好抗雪崩能力的超结MOSFET与传统超结MOSFET图4是本申请实施例提供的具有良好抗雪崩能力的超结MOSFET与传统超结MOSFET图5是本申请实施例提供的具有不同宽度的第一P型阱区和第二P型阱区的超结图6是本申请实施例提供的具有良好抗雪崩能力的超结MOSFET的第二结构示意图7是本申请实施例提供的具有良好抗雪崩能力的超结MOSFET的第三结构示意图8是本申请实施例提供的具有良好抗雪崩能力的超结MOSFET的第四结构示意图9是本申请实施例提供的具有良好抗雪崩能力的超结MOSFET的制备方法的流程7等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有[0020]超结MOSFET（SuperJunctionMetal_Oxide_SemiconductorField_EffectMOSFET的抗雪崩能力对于提高其可靠性具有重二P型基区132依次层叠设置于N型衬底110上；第二P型阱区131的P型掺杂离子的浓度大于123形成于第一P型基区122的凹字形结构内；第二N型源区133形成于第二P型基区132的凹[0023]本申请实施例中，通过在第一P柱120与第一P型基区122之间设置第一P型阱区型掺杂离子的浓度大于第一P型基区122的P型掺杂离子的浓度，第一P型阱区121的宽度小8试被用来模拟超结MOSFET在大电流下的抗雪崩能力，UIS失效（UnclampedInductive131的P型掺杂离子的浓度大于第二P型基区132的P型掺杂离子的浓度，第二P型阱区131的型基区122和第二P型基区132）与N漂移区接触位置产生的高电场转移到了新增的第一P型阱区121与N漂移区接触的地方，以及第二P型阱区131与N漂移区接触的地方，降低了寄生第一P型阱区121的P型掺杂离子的浓度大于第一P型基区122的P型掺杂离子的浓度，第一P第二P型基区132的P型掺杂离子的浓度，第二P型阱区131的宽度小于第二P型基区132的宽度，第一P型阱区121的宽度大于第一P柱120的宽度；第二P型阱区131的宽度大于第二P柱9之间的接触面的宽度小于第一P型阱区121与第一P柱120之间的接触面之间的接触面的宽度小于第二P型阱区131与第二P柱130之间的接触面[0038]在一些实施例中，第一P型阱区121的P型掺杂离子的浓度从漏极层170到源极层近第一P柱120的第一子P型阱区1211的P型掺杂[0040]在一些实施例中，第二P型阱区131的P型掺杂离子的浓度从漏极层170到源极层P柱130的第二子P型阱区1311的P型掺杂点区124的密度可以按照由第一P型基区122与第一P型阱区121之间界面向N型衬底110掺杂点区134的密度可以按照由第二P型基区132与第二P型阱区131之间界面向N型衬底110[0048]在一个实施例中，如图1所示，栅极介质层150与第一P型基区122、第二P型基区[0049]在一个实施例中，第一P型基区122和第二P型基区132的宽度在向栅极多晶硅层基区132相对设置，通过设置第一P型基区122和第二P型基区132的宽度在向栅极多晶硅层[0051]在一个实施例中，第一P型基区122的宽度在向栅极多晶硅层151的方向上逐渐增加可以是第一P型基区122在向第一P型基区122和第二P型基区132之间的中心点的方向上[0052]在一个实施例中，第二P型基区132的宽度在向栅极多晶硅层151的方向上逐渐增加可以是第二P型基区132在向第一P型基区122和第二P型基区132之间的中心点的方向上P柱120和第二P柱130之间的N型漂移[0056]参见图9所示，本实施例还提供一种具有良好抗雪崩能力的超结MOSFET的制备方[0058]在步骤S200中，在N型漂移层的两侧通过刻蚀工艺形成深入至N型衬底110的第一深槽之间形成N型漂移区140。在第一深槽内形成第一P柱120，在第二深槽内形成第二P柱[0061]在一些实施例中，第一P柱120与第二P柱130的厚度相同。第一P柱120与第二P柱基区132相对设置，通过设置第一P型基区122和第二P型基区132的宽度在向栅极多晶硅层[0071]在一个实施例中，第一P型基区122的宽度在向栅极多晶硅层151的方向上逐渐增加可以是第一P型基区122在向第一P型基区122和第二P型基区132之间的中心点的方向上[0072]在一个实施例中，第二P型基区132的宽度在向栅极多晶硅层151的方向上逐渐增加可以是第二P型基区132在向第一P型基区122和第二P型基区132之间的中心点的方向上区121的P型掺杂离子的浓度大于第一P型基区122的P型掺杂离子的浓度，第一P型阱区121芯片衬底上设置上述任一项实施例中的具有良好抗雪崩能力的超结二P型阱区的P型掺杂离子的浓度大于第二P型基区的P型掺杂离子的浓度，第二P型阱区的