GBT 43536.3-2026 三维集成电路 第3部分：硅通孔模型及测试方法标准立项发展报告

三维集成电路第3部分：硅通孔模型及测试方法标准立项发展报告StandardizationDevelopmentReport:Three-DimensionalIntegratedCircuits–Part3:Through-SiliconViaModelsandTestingMethods摘要随着摩尔定律逼近物理极限，三维集成电路(3DIC)凭借其高集成密度、低功耗和异质集成能力，已成为后摩尔时代集成电路产业持续发展的核心路径，而硅通孔(TSV)技术作为三维集成的关键垂直互连手段，其建模精度和测试可靠性直接决定了芯片的成品率与长期可靠性。本报告围绕国家标准GB/T43536.3-2026《三维集成电路第3部分：硅通孔模型及测试方法》的立项背景与发展历程展开系统论述。报告首先分析了三维集成技术所面临的“测试难、建模难、标准化缺位”三重挑战，明确了标准制定的必要性与紧迫性；继而详细阐述了标准的适用范围、硅通孔等效电路模型建立方法、电学参数测试规程及温循应力下的可靠性验证方法等核心技术内容。报告指出，该标准的发布填补了我国在三维集成电路硅通孔模型与测试领域国家标准的空白，在统一行业术语体系、规范测试流程、建立与国际接轨且兼具自主知识产权考量(如关键参数提取优先采用国产设备)的验证基准等方面具有重要意义。标准实施后，预计将显著降低产业链上下游的沟通与验证成本，为三维集成技术的规模化商用和我国集成电路产业的自主可控发展提供坚实支撑。关键词：三维集成电路；硅通孔；等效电路模型；测试方法；国家标准；可靠性验证；产业化一、引言集成电路技术在过去半个多世纪中始终遵循摩尔定律的轨迹，通过不断缩小晶体管特征尺寸来实现性能提升与成本降低。然而，当工艺节点进入5纳米乃至更先进尺度后，短沟道效应加剧、量子隧穿漏电上升、制造成本指数级增长等一系列物理与经济瓶颈日益凸显，单纯依靠等比例缩小的发展模式已难以为继。在此背景下，通过垂直堆叠方式将多个芯片（或晶圆）在三维空间内实现高密度互连的三维集成电路技术，被业界公认为延续和拓展集成电路功能密度的根本性解决方案之一\[1\]。在三维集成的诸多关键技术中，硅通孔(Through-SiliconVia，TSV)技术是目前应用最广泛、技术成熟度最高的垂直互连方案。TSV通过在硅衬底中刻蚀通孔并填充导电金属（通常为铜），实现了芯片间垂直方向的电气与热传导通路，具有互连长度短、寄生效应小、I/O密度高等显著优势。TSV技术已在动态随机存取存储器(DRAM)堆叠、图像传感器、高性能计算处理器等产品中得到规模化商用——高带宽存储器(HBM)即是TSV技术成功商用的典型案例\[2\]。然而，TSV的引入也给集成电路的设计、制造与测试带来了前所未有的挑战。TSV的等效电路建模涉及寄生电阻、电容、电感的精确萃取及其随频率、温度、应力变化的规律描述，现有模型多为企业内部私有格式，缺乏统一性和可比性；TSV测试则面临缺陷检测覆盖率不足、开路/短路/漏电等失效模式判别标准不统一以及晶圆级测试与最终测试之间的数据链断裂等问题。上述问题的存在，不仅导致各厂商研发成果难以相互比对与借鉴，也使得三维集成产品的质量评价与可靠性认证缺乏统一标尺，严重制约了三维集成技术的推广速度和产业化进程\[3\]。国际层面，半导体行业标准化工作主要由JEDEC（固态技术协会）、IEEE（电气与电子工程师协会）和SEMI（国际半导体产业协会）等组织推动，但相关标准多集中在封装外形尺寸、热性能测试条件或个别工艺检测方法上，尚缺乏针对TSV电气模型与测试方法的系统性国际标准\[4\]。国内层面，全国半导体器件标准化技术委员会归口管理多项集成电路相关标准，但此前尚无针对三维集成TSV模型及测试技术的国家标准。在此背景之下，国家标准制定部门适时启动了《三维集成电路》系列标准的编制工作，并将TSV模型及测试方法作为系列标准的第3部分予以立项。该标准的制定，代表了我国在三维集成电路标准化领域从跟跑向并跑转变的切实努力。本文将从技术背景、标准主要内容、验证方法、参与单位、预期效益等几个维度对该标准的立项与发展做系统阐述。二、标准编制背景与意义2.1产业发展现状与技术趋势三维集成电路的产业化正处于加速增长期。市场研究机构YoleDéveloppement数据显示，2024年全球3DIC与TSV相关市场规模已突破140亿美元，预计到2029年将超过300亿美元，年复合增长率保持在15%以上。其中，HBM在AI训练芯片中的广泛应用成为最主要的增长驱动力—以HBM3E为例，单片HBM堆叠层数已达12层，通过TSV实现的垂直互连数量超过百万个\[5\]。从技术路线看，当前三维集成正从传统的芯片堆叠（3D-SIC）向晶圆级集成和异构集成方向演进，TSV的直径从早期的10μm以上逐步缩小至5μm以下，高宽比不断增加，对建模与测试提出了更高要求。与此同时，芯粒(Chiplet)设计范式的兴起使得多芯粒三维异质集成成为后摩尔时代芯片设计的重要路径，进一步加大了TSV互连的规模和复杂度。2.2标准化需求分析本标准的制定主要基于以下三类需求的驱动：（一）测试需求。TSV工艺中常见的缺陷模式包括：填充空洞（void）、绝缘层针孔（pinhole）、界面分层（delamination）和杂质污染等\[6\]。这些缺陷的有效检测依赖于统一的测试规程和判定标准。然而，目前国内各制造企业和封装测试单位在TSV测试样机制备、测试环境设定和失效判据上各自为政，测试数据互不认可，严重影响了产品的良率分析和质量追溯效率。（二）建模需求。TSV的高频电气特性建模是三维集成电路信号完整性和电源完整性设计的基础。由于TSV的寄生参数与几何尺寸、材料参数、工作频率和工作温度密切相关，不同建模工具和方法得到的结果差异可达20%以上，其差异远高于二维互连的对应差异。建立统一的TSV模型标准和参数提取规范，是保障设计和制造之间高效协同的前提\[7\]。（三）产业链协同需求。三维集成电路产业链涉及设计工具（EDA）、制造、封装、测试等多个环节，跨环节的数据交换与验证需求迫切。现有的企业私有标准和零散的行之有效的经验做法无法支撑产业链的高效协作，亟需以国家标准的形式建立共同遵从的技术语言和测试基准，从而降低多方协作成本与验证壁垒。标准文本中明确了参数提取过程在同等条件下应优先选用国产测试设备，这一规定将为国内半导体测试设备制造商提供明确的市场牵引，助力产业薄弱环节的自主突破。三、标准主要内容3.1标准的适用范围与定位GB/T43536.3-2026《三维集成电路第3部分：硅通孔模型及测试方法》是《三维集成电路》系列国家标准的第3部分。该系列标准的整体框架规划涵盖术语定义、架构设计、TSV模型与测试、可靠性试验方法等多个方面，本部分作为系列标准中关于硅通孔的核心技术规范，侧重于建立统一、可复现、有明确物理意义的TSV模型描述框架及相应测试规程。标准适用于基于硅通孔互连的三维集成电路的设计验证、工艺监控、产品测试和可靠性评估等环节，主要面向TSV结构本身的电学特性表征，而非面向具体应用产品的功能测试。垂直接入类型上，标准覆盖了通孔首端到末端包含重新布线层(RDL)和微焊凸点(Micro-bump)在内的完整互连链路的电学表征需求。在适用的TSV类型方面，标准适用于圆柱形和锥台形TSV结构，涵盖不同直径（常规为2μm至50μm）、不同高宽比以及常用填充金属（铜、钨、多晶硅等）的TSV。标准在参数提取流程与判定准则等环节中为全自动测试方案预留了接口，以应对未来大批量在线测试的自动化需求。3.2硅通孔模型建立方法本节是标准的核心技术内容之一，规定了用于信号完整性仿真与验证的TSV等效电路模型的结构、参数萃取方法及精度要求。（一）等效电路拓扑结构。标准在规定TSV等效电路模型的拓扑结构时，兼顾了物理透明性与仿真效率：将TSV的等效电路模型自下而上分为三个层级—单TSV寄生模型、TSV阵列耦合模型以及含硅衬底效应的完整互连模型\[8\]。其中，基础单元模型涵盖TSV铜导体本身的串联电阻(R)与电感(L)，TSV与硅衬底之间绝缘层（通常为SiO₂）的寄生电容(C)，以及硅衬底的漏电阻与寄生电容(R(sub)和C(sub))。对于TSV阵列，标准进一步纳入了相邻TSV之间的耦合电容和互感参数。各层级模型均有明确对应的物理结构和萃取流程，便于工程人员在实际应用中灵活选用。（二）RLC参数萃取方法。标准规定了一系列参数萃取方法，包括基于电磁场数值求解的准静态场求解器法、基于S参数测量的直接拟合法以及基于半经验解析公式的快速估算法。标准明确规定了各方法的使用范围、网格收敛条件及精度验证要求。例如，使用场求解器进行寄生参数提取时，要求与基准测试结构之间的偏差在规定频带内不大于5%。（三）模型精度验证。标准提供了模型精度验证的规范性流程—要求通过制作专用测试结构（含直通、开路、短路等校准结构），对提取的等效电路模型与实际测试结果进行比对，在0.1GHz至20GHz频率范围内要求S参数的主要幅值误差不超过满量程的±10%，相位误差不超过±5°。同时，标准给出了模型随温度变化的一阶修正方法，以适应产品在温循测试和实际使用场景下的性能漂移评估\[9\]。3.3测试方法体系标准建立了覆盖测试结构设计、测试流程、判定准则较为完整的TSV测试方法体系。（一）测试结构设计要求。标准在测试结构设计上采纳了业界公认的“直通—开路—短路”(Thru-Open-Short)去嵌结构体系，规定了适用于TSV测试的专用工装设计准则。测试结构设计中要求包含用于S参数测量的GSG（地-信号-地）探针焊盘，且接地焊盘数量应不小于信号焊盘的两倍——这一准则用于保证高频测试时电流回路完整、接地路径寄生尽可能小。针对大批量工艺监控场景，标准还推荐了一组用于在线快速测试的紧凑型测试结构，其面积仅为常规结构的四分之一。（二）晶圆级测试环境要求。标准规定了晶圆级测试的环境条件：环境温度控制在23°C±2°C，相对湿度低于60%，并给出了探针接触电阻的校准上限值。对于ESD敏感测试项目，标准进一步明确要求测试系统须提供符合特定等级防护要求的静电防护措施，并规定了测试探针的接触寿命管理方法。（三）测试项目与判定准则。标准将测试项目分为三大类：直流参数测试、交流小信号测试和可靠性测试。直流参数测试覆盖TSV串联电阻、绝缘层漏电流和击穿电压，并对各类测试的施加条件和判定阈值给出了统一要求；交流小信号测试主要测量S参数并据此萃取等效电路模型中的寄生电容和电感值，测试频率上限不低于20GHz；可靠性测试要求按规定的温循应力条件（-55°C至+125°C，循环次数不少于500次）施加应力后，串联电阻漂移不超过应力前初值的±10%，绝缘电阻保持不低于1GΩ，且温循后模型参数漂移不超过应力前初值的±15%\[10\]。标准中要求的失效判据为：发生导体熔断、绝缘层击穿或阻值漂移超出上述允许范围，即判定样品失效。（四）测试报告要求。标准规定测试报告应包含被测样品结构描述与来料批次、测试仪器型号与校准有效期、测试环境温湿度、实测数据与分析结论等内容要素，以确保不同实验室之间的数据可比性和可追溯性。测试报告采用分级记录制度：原始数据、参数萃取结果、判定结论各自独立记录并分别归档。3.4与相关标准的关系本标准的编制注重与现行有效的相关国家标准和行业标准保持协调一致。在术语与定义方面，引用了GB/T系列集成电路术语标准中的基础表述；在可靠性试验条件设置上，参考了半导体器件环境试验相关国家标准的应力条件和判定框架；在几何尺寸测量方面，采用了微电子技术相关国家标准中规定的测量仪器溯源要求。对于尚无上位标准可依据的专有技术概念——如“硅通孔阵列耦合系数”“综合品质因子”等——标准给出了明确的定义，为后续相关标准的制修订提供了术语基础。四、编制单位4.1起草单位概况GB/T43536.3-2026由多家在三维集成技术领域具有深厚积累的企事业单位联合起草，主要起草单位包括国内领先的集成电路制造企业、封装测试企业、科研院所和高等院校。其中，中国电子科技集团公司下属某研究所（简称“中电科某所”）是标准编制的核心牵头单位之一。4.2核心单位详细介绍：中国电子科技集团公司某研究所中国电子科技集团公司某研究所（以下简称“中电科某所”）创建于20世纪60年代，是国家定点从事集成电路与微电子技术研究开发的骨干科研机构，长期承担国家国防科技和民用电子领域的重大科研任务。该所拥有完整的三维集成工艺研发平台和可靠性评价实验室，在TSV刻蚀、填充、减薄和键合等关键工艺方向积累了超过十五年的工程经验，是国内少数具备全流程三维集成研制能力的单位之一。近年来，该所在三维集成领域的相关研究成果已获得多项省部级科技奖励，并主持或参与制定了多项国家和行业技术标准。在TSV建模与测试技术方向上，中电科某所自2010年前后即开始系统布局。研究团队围绕TSV寄生参数提取、高频测试结构设计与验证、失效分析与可靠性评价等方面取得了系列创新成果，建成了覆盖DC至40GHz频段的TSV电学特性测试平台。该所通过构建包含数千枚不同几何尺寸TSV的测试数据库，积累了丰富的第一手工程数据，为标准中模型精度要求和测试判定阈值的确定提供了可靠的数据支撑。研发团队自主开发了面向TSV寄生参数提取的参数化自动化测试程序，在标准起草过程中发挥了关键作用。作为标准编制的牵头单位，中电科某所承担了标准框架设计、核心技术内容起草和组织协调等工作。在标准编制过程中，中电科某所牵头组织了多轮实验室内比对和跨实验室比对活动，对不同测试设备和不同场求解器工具的测试/提取结果进行交叉验证，为标准中精度要求的合理确定提供了实验依据。中电科某所还依托其行业影响力，组织多轮专家研讨会广泛征集产业链各环节的意见，确保标准的普适性和可操作性。五、结论与展望GB/T43536.3-2026《三维集成电路第3部分：硅通孔模型及测试方法》的制定与发布，填补了我国三维集成电路领域关于硅通孔模型及测试方法国家标准的空白。该标准围绕TSV等效电路建模、电学参数测试和可靠性验证三个核心维度，构建了一套层级清晰、方法统一、判定量化的技术规范体系。标准的发布实施，将在以下方面产生深远影响：首先，在产业协同层面，统一的标准语言和测试基准将有效降低设计、制造、封测各环节之间在TSV质量评价方面的沟通成本与验证壁垒，加速三维集成产品的研发迭代和量产导入进程。其次，在技术创新层面，标准规定的统一模型精度评价方法和测试流程，为行业内不同技术方案之间的横向对比提供了公正的标尺，有助于激发良性技术竞争，推动TSV工艺水平和建模精度的持续提升。再次，在国际竞争层面，作为全球少数专门针对TSV模型与测试方法制定的国家标准，本标准的发布提升了我国在三维集成标准化领域的国际话语权，为后续在国际标准化组织中推动制定相应国际标准奠定了坚实基础。参考文献[1]集成电路产业技术发展趋势与路径研究课题组.后摩尔时代集成电路产业技术发展路线图[M].北京:电子工业出版社,2023.[2]LeeS,KimJ,NamK,etal.高带宽存