工学单片机第9章课件 MCS51扩展IO接口的设计

单片机原理及应用·第9章MCS-51扩展I/O接口的设计Contents本章内容概览MCS-51扩展I/O接口的设计01I/O接口扩展基础02简单并行I/O口扩展03可编程并行接口8255A04串行I/O扩展技术05综合设计与应用案例CHAPTER01I/O接口扩展基础从资源瓶颈到系统总线：理解扩展的动机与方法论I/ORESOURCE为什么需要扩展I/O接口P0/P2/P3口在系统扩展中被总线与第二功能占用，32根I/O线实际可用极少，必须通过外部电路扩展端口。8位复用P0口总线复用P0口在系统扩展时复用为8位数据总线和低8位地址总线，通过ALE信号锁存地址，无法再作为通用I/O使用。数据总线地址锁存仅剩P1P2/P3口被占用P2口输出高8位地址信号A8-A15，P3口被中断、串口、定时器等第二功能占用，实际可用I/O仅剩P1口。高8位地址第二功能24线+外设需求远超典型系统需驱动4×4键盘矩阵（8线）、数码管显示（段选+位选16线以上）及ADC/DAC等外设，需求远超芯片资源。键盘矩阵数码管显示MCS-51I/O扩展I/O接口扩展的基本原则MCS-51外部I/O口与外部RAM统一编址于64KB地址空间，扩展设计必须遵循地址唯一分配、驱动能力匹配、总线时序兼容和系统可靠性保障四大原则，确保扩展端口能被CPU正确寻址和稳定读写。统一编址原则外部I/O端口占用外部数据存储器地址空间，每个扩展端口必须分配唯一地址，通过MOVX指令配合DPTR或Ri间接寻址访问。MOVX·DPTR·64KB驱动能力匹配P0口低电平吸收电流约3.2mA但高电平输出仅几十μA，扩展时需外接上拉电阻或驱动芯片保证信号完整性。3.2mA·74LS244总线时序兼容扩展芯片的读写建立时间、保持时间须满足MCS-51总线时序要求，12MHz晶振下ALE周期约1μs，地址锁存和数据读写时序需精确计算。12MHz·ALE1μs可靠性设计工业应用场景须加入光电隔离、去耦电容、TVS保护等措施，防止电磁干扰和浪涌损坏单片机系统。TVS·光电隔离SYSTEMBUSARCHITECTUREMCS-51系统总线结构MCS-51通过P0口复用实现8位数据总线与低8位地址总线，P2口提供高8位地址总线，配合RD/WR/ALE等控制信号，构成完整的16位寻址能力的并行外部总线体系。地址总线（AB）P0口在ALE下降沿锁存低8位地址A0-A7至外部锁存器（如74LS373），P2口直接输出高8位地址A8-A1516位地址总线可寻址64KB外部空间，I/O端口与外部RAM共享该地址空间，需通过地址译码避免冲突64KB数据总线（DB）P0口在地址锁存后切换为8位双向数据总线D0-D7，负责CPU与外部设备之间的数据传输数据总线为三态结构，空闲时呈高阻态，只有在执行MOVX指令的读写周期才驱动有效数据D0–D7控制总线（CB）RD（P3.7）和WR（P3.6）控制外部设备读写时序，ALE用于地址锁存触发，PSEN用于外ROM读取MOVXA,@DPTR触发RD信号有效，MOVX@DPTR,A触发WR信号有效，完成一次外部总线访问周期RD/WR/ALEMCS-51·外部总线MOVX指令与外部总线访问时序MOVX指令是MCS-51访问片外I/O和RAM的唯一途径，执行时自动产生地址输出、ALE锁存、RD/WR选通等完整总线时序，理解这一过程是正确设计I/O扩展电路读写逻辑的前提。DPTRModeMOVXA,@DPTRMOVX@DPTR,ADPTR提供16位地址，DPH→P2口，DPL→P0口经ALE锁存，可访问全部外部空间。64KBRiModeMOVXA,@RiMOVX@Ri,ARi仅提供低8位地址，P2口内容作为高8位输出，实际为页面寻址方式。256BReadCycleRD读选通ALE下降沿锁存地址→P0切换为输入→RD拉低持续约4个状态→数据在RD上升沿前被CPU采样读入。4StatesWriteCycleWR写选通ALE锁存地址→P0口输出待写数据→WR信号拉低→外部设备在WR上升沿锁存数据，完成写周期。WR↑LatchMCS-51·I/O接口设计地址译码技术地址译码是I/O扩展中为每个外设分配唯一地址的关键技术，分为线选法和译码法两种方式：线选法电路简单但地址空间利用率低，适合外设少的简单系统；译码法使用3-8译码器实现地址紧凑分配，适合多外设复杂系统。单片机开发板地址译码电路实拍74LS138译码器芯片（DIP封装）01线选法直接用高位地址线（如A15、A14、A13）连接外设片选端，某根线为低电平时选中对应外设，电路仅需连线无需额外芯片地址空间不连续且存在重叠地址，每根地址线只选一个外设，16位地址线最多扩展16个外设但实际可用线更少02译码法（74LS138）使用3-8译码器74LS138，将3根高位地址线（如A15/A14/A13）接入输入端，8个输出端分别作为8个外设的片选信号地址分配紧凑连续，每个外设占据固定地址范围，可通过级联多个138实现更多外设的地址译码，适合复杂系统CHAPTER02简单并行I/O口扩展用锁存器与缓冲器构建输入/输出接口电路PARALLELOUTPUT用74LS273扩展并行输出口74LS273利用WR与地址译码产生锁存时钟，一条MOVX指令即完成8位数据锁存与并行输出控制芯片内部结构内含8个D触发器，CLK上升沿触发锁存，CLR低电平异步清零；D0-D7接数据总线，Q0-Q7作为8路并行输出D触发器×8锁存时钟产生WR信号与地址译码片选经或门产生：CPU向273地址写数据时，WR下降沿结束后产生上升沿，恰好触发锁存WR上升沿输出驱动能力每Q端可吸收约8mA、输出约2.6mA，可直接驱动LED（串限流电阻）和小功率继电器（需加续流二极管）8mASINKC语言编程XBYTE[0x7FFF]=0x3F向地址7FFFH写入数据3FH，273锁存输出，Q0-Q5为高、Q6-Q7为低MOVX·XBYTEChapter06·I/OExtension用74LS244扩展并行输入口74LS244是8位三态缓冲器，利用高阻态特性实现多设备共享数据总线。当CPU读取时RD信号使能244导通，外设数据直通数据总线；不读时244呈高阻态，不干扰总线上其他设备的正常通信。两组4位三态缓冲器1A1–1A4和2A1–2A4分别由1OE和2OE控制，使能端低电平时数据直通输出，高电平时输出高阻态8-bitRD信号与地址译码使能CPU向244所在地址读数据时，RD低电平使能244，外设数据通过数据总线送入累加器ARD高阻态共享数据总线多个外设共用P0口，同一时刻仅一个外设被使能，其余均呈高阻态，避免总线冲突Hi-ZC语言编程读取temp=YBYTE[0x7FFF]从地址7FFFH读取，244导通将外设状态送入变量，可检测按键与开关量7FFFHMCS-51ExtendedI/O244+273构成输入/输出综合扩展将74LS244（输入缓冲）和74LS273（输出锁存）配合地址译码，可构建完整的输入/输出扩展系统。244采集外部开关量状态，273输出控制信号驱动外设，通过线选法分配不同地址，实现CPU对外设的读写控制。硬件连接244输入端接8位拨码开关，输出接P0口；273输入接P0口，输出接8路LED（串220Ω限流电阻）；地址线A15选244、A14选273地址分配244地址为7FFFH（A15=0），273地址为BFFFH（A14=0），两者分时占用数据总线，互不干扰程序流程MOVXA,@R0（读244）→CPLA（取反）→MOVX@R1,A（写273驱动LED）→SJMP循环，实现开关状态实时采集与显示单片机开发板LED指示灯模块实拍MCS-51I/OExtension锁存器选型：74LS273vs74LS37374LS273（边沿触发）与74LS373（透明锁存）核心差异在于触发方式和引脚排列，选型需匹配MOVX时序。触发方式差异273为CLK上升沿边沿触发，数据只在上升沿瞬间锁存；373为电平敏感，LE高电平时透明直通输出，LE下降沿锁存。EdgevsLevel引脚排列差异273的Dn/Qn交错排列（D0/Q0相邻）；373的Dn/Qn分居芯片两侧，PCB布线时可减少走线交叉。PinLayoutMOVX时序匹配273边沿触发与WR上升沿精确配合，无需额外逻辑；373需注意LE与WR配合时序，避免透明期数据毛刺。WRTiming清除端功能273具有统一异步清除端CLR，方便上电初始化；373无清除端，上电状态不确定，需通过软件初始化。CLRPinCHAPTER03可编程并行接口8255A芯片结构、工作方式与编程控制的全面解析MCS-51·I/OExtension8255A芯片概述与内部结构8255A是Intel经典的可编程并行I/O接口芯片，内含PA/PB/PC三个8位端口和一个控制寄存器，通过A0/A1选择端口地址，支持软件配置各端口为输入或输出，是MCS-51系统扩展中最重要的可编程接口器件。可编程I/O线芯片提供24根可编程I/O线：PA口（8位）、PB口（8位）、PC口（可分高4位PC4-PC7和低4位PC0-PC3独立使用），共占4个地址单元端口地址选择端口地址由A1/A0选择：00=PA口、01=PB口、10=PC口、11=控制寄存器；芯片片选CS由地址译码电路产生，RD/WR接单片机控制总线内部逻辑结构内部包含数据总线缓冲器（三态双向8位）、读写控制逻辑（管理数据流向）和A/B两组控制电路（各管理对应端口和PC口的一半）电气特性芯片采用+5V供电，TTL兼容电平，数据总线接口支持最大2.5MHz的总线频率，端口输出驱动能力约2.5mA（拉电流）和1.0mA（灌电流）WORKMODES8255A的三种工作方式8255A提供三种工作方式：方式0为基本I/O（无握手），方式1为选通I/O（带握手联络信号），方式2为双向总线I/O（仅PA口）。方式0适用于简单外设，方式1适合打印机等需握手的设备，方式2用于双机数据交换。方式0：基本I/OPA/PB/PC三口均可独立设为输入或输出，无握手联络信号，CPU直接读写，共16种I/O组合配置适合连接开关、按键、LED、数码管等无需握手协议的简单外设，输出有锁存、输入有缓冲16种配置方式1：选通I/OPA/PB可独立配置为方式1输入或输出，PC口部分引脚自动作为握手联络信号（STB/ACK/IBF/OBF/INTR）适合连接打印机、ADC等需要应答握手的设备，支持中断方式传输，数据传输更可靠5组联络信号方式2：双向总线仅PA口可用，同时具有输入和输出功能，PC口5根线（PC3-PC7）作为双向联络信号适合双机通信场景，两台设备通过8255A的PA口交换数据，配合握手信号保证双向传输的正确性双机通信MCS-51·I/OInterface8255A控制字格式详解8255A通过写入控制寄存器的方式选择控制字（D7=1）配置各端口的工作方式和输入/输出方向，通过PC口置位/复位控制字（D7=0）对PC口单独位进行操作。掌握控制字的位定义是正确编程8255A的基础。01方式选择控制字D6D5＝PA口方式（00/01/1x）、D4＝PA口方向、D3＝PC高4位方向、D2＝PB口方式、D1＝PB口方向、D0＝PC低4位方向D7=102控制字实例解析89H（10001001B）→PA口方式0输出、PC高4位输入、PB口方式0输出、PC低4位输出，适合"PA驱动数码管＋PB读开关"的典型应用89H03PC口位操作控制字D3D2D1选择PC口位编号（000＝PC0到111＝PC7），D0＝1置位/D0＝0复位，可精确控制单根联络信号线D7=004编程初始化要点初始化时必须先写方式选择控制字（D7=1），之后再根据需要写PC口置位/复位控制字（D7=0），两种控制字都写入控制寄存器地址INITSEQUENCEHardwareConnection8255A与MCS-51的硬件连接8255A通过D0-D7连接P0口数据总线，A0/A1接地址线选择端口，CS由高位地址译码产生片选，RD/WR接P3.7/P3.6控制读写。以A15线选为例，4个端口地址分别为7FFCH-7FFFH，硬件连接清晰规范。01数据总线—8255A的D0-D7直接连接P0口（经地址锁存后的数据总线），无需额外驱动芯片D0–D7→P002地址连接—A0、A1接地址锁存器输出的A0/A1或P2.0/P2.1（简化设计），CS由A15经反相器提供（A15=0时有效）A15→CS03控制信号—RD接P3.7、WR接P3.6，RESET接系统复位电路，保证上电时8255A与单片机同步复位P3.6/P3.704端口地址—PA=7FFCH、PB=7FFDH、PC=7FFEH、控制口=7FFFH（A15=0,A1/A0区分4个端口）7FFCH–7FFFH8255A可编程并行接口芯片·DIP40封装CASESTUDY·8255A8255A应用案例：驱动数码管动态显示利用8255A的PA口输出段码、PB口输出位选信号，通过动态扫描方式驱动多位数码管显示硬件配置PA口经74LS244驱动接4位共阳极数码管段码端（a-dp），PB口低4位经ULN2003驱动接4位位选端，实现完整的硬件接口设计控制字80H段码表定义共阳极数码管0-9段码C0H至90H，按数字顺序存入code_tab数组，程序运行时通过查表快速获取对应段码值C0H—90H动态扫描算法循环i=0到3，写位选码选中第i位，送段码后延时2-3ms再消隐，依次点亮各位形成视觉暂留效果延时2–3ms刷新频率要求每位显示2.5ms，一轮10ms，每秒刷新100次远超50Hz临界频率，确保显示稳定无闪烁100Hz/位2.5msChapter20·Application8255A方式1应用：连接并行打印机8255A方式1输出模式下，PB口输出数据，PC口自动提供OBF/ACK/INTR握手信号，实现CPU与打印机的应答式数据传输。中断方式避免了CPU轮询等待，显著提升系统效率，适合打印机、绘图仪等慢速外设。握手信号分配PC1=OBF（输出缓冲满，低电平有效，通知外设取数据）；PC2=ACK（外设应答，低电平有效，表示数据已取走）；PC0=INTR（中断请求）。OBF·ACK·INTR数据传输流程CPU写数据到PB口→OBF自动拉低→外设取数据并回复ACK→OBF恢复高电平→INTR拉高请求中断→CPU在中断服务程序中发送下一字节。PB→OBF→ACK初始化控制字控制字A5H（10100101B）：PA口方式0输出、PC高4位输出、PB口方式1输出（PC0–PC2自动作为联络信号）、PC低4位输出。A5H(10100101B)中断服务程序设计8255A的INTR连到INT0/INT1，中断服务程序只需向PB口写入下一字节数据，8255A硬件自动管理握手时序，无需软件轮询。INTR→INT0/INT1Chapter04串行I/O扩展技术以少量引脚换取大量I/O资源的扩展策略SERIALI/OEXPANSION串行I/O扩展概述与方式0应用串行I/O扩展利用移位寄存器实现串行-并行转换，仅需2-3根信号线即可扩展8位I/O口。MCS-51串口方式0天然适配此需求。01串行扩展优势仅需数据线+时钟线（2-3根），可级联多片移位寄存器扩展任意数量I/O口，节省地址空间和引脚资源，适合远距离传输。2-3根信号线02MCS-51方式0TXD输出同步移位时钟（频率fosc/12），RXD作为串行数据输入/输出端，每次发送/接收8位数据，波特率固定不可编程。fosc/1203输出扩展·74HC164串入并出移位寄存器，RXD接数据输入、TXD接时钟输入，8个并行输出端驱动LED/数码管，可级联扩展至16/24/32位。串入并出04输入扩展·74HC165并入串出移位寄存器，并行输入端接开关/按键，通过加载脉冲锁存输入数据后在时钟驱动下串行移出至RXD。并入串出I/OExpansion用74HC164扩展串行输出口74HC164串入并出移位寄存器配合MCS-51串口方式0，仅需RXD（数据）和TXD（时钟）两根线即可扩展8位并行输出口。数据写入SBUF后自动完成8位移位输出，多片级联可扩展至任意位数，广泛用于数码管显示和LED控制。01芯片特性：8位串入并出移位寄存器，A·B为串行数据输入（内部与门），CLK上升沿移位，CLR低电平异步清零，CMOS工艺功耗极低02硬件连接：RXD→164的A/B端（数据输入），TXD→164的CLK端（移位时钟），CLR接VCC（禁止清零），Q0-Q7接LED或数码管段码端03软件编程：SBUF=display_data;while(!TI);TI=0;三条语句完成一个字节输出，单片机自动产生8个移位脉冲将数据逐位移入16404多片级联：第一片164的Q7接第二片的A/B输入端，连续写入2个字节可扩展为16位输出，写入N个字节扩展为8N位输出，硬件成本极低74HC164·DIP14封装·8位串入并出移位寄存器MCS-51·SERIALI/O用74HC165扩展串行输入口74HC165并入串出移位寄存器可将8路并行输入信号转换为串行数据送入MCS-51串口方式0，仅需3根信号线实现8位输入扩展。芯片特性8位并入串出移位寄存器，SH/LD低电平并行加载，高电平时CLK上升沿串行右移，QH为串行输出端。8-BIT硬件连接D0-D7接8位输入，QH→RXD数据输入，CLK←TXD移位时钟，SH/LD←P1.0加载控制。3LINES软件编程P1.0=0加载→延时→P1.0=1移位→REN=1启动接收→while(!RI)等待→SBUF读取8位状态。SBUF多片级联首片QH接次片串行输入，共用CLK与SH/LD，连续读2字节获16位输入，适合4×4矩阵键盘。4×4SerialPeripheralInterfaceSPI总线I/O扩展技术SPI总线以SCK/MOSI/MISO/SS四线实现高速全双工同步通信，比串口方式0速率更高、功能更强。常用扩展芯片74HC595与MAX7219是串行I/O扩展的高性能方案。SPI总线接口SCK（时钟）、MOSI（主机输出从机输入）、MISO（主机输入从机输出）、SS（片选），支持全双工通信，速率可达数MHz数MHz74HC595优势8位串入并出+输出锁存器，SH_CP移位时钟与ST_CP锁存时钟独立控制，数据一次性锁存输出，避免LED闪烁8-BitLatchMAX7219应用专用LED驱动芯片，SPI接口，单片驱动8位共阴数码管或64个LED，内置BCD译码、亮度调节和扫描控制8-DigitMCS-51软件模拟用普通I/O口模拟SPI时序（CPOL=0,CPHA=0），逐位移入/移出数据，速度低于硬件SPI但满足大多数扩展需求CPOL=0I2CProtocolI2C总线I/O扩展技术I2C总线仅需SCL/SDA两根线即可挂接多个设备，通过7位地址寻址，适合多设备系统的I/O扩展。PCF8574是典型I2C接口I/O扩展器，单片提供8位准双向I/O口，最多8片级联可扩展64个I/O口，资源占用极少。I2C总线特性仅需SCL（时钟）和SDA（数据）两线，支持多主多从，7位地址可寻址127个设备，标准模式100kbps/快速模式400kbps127设备寻址PCF8574芯片I2C接口8位准双向I/O扩展器，A0-A2地址引脚可设0-7共8个地址，最多8片并联，上电默认高电平（弱上拉）64I/O口扩展PCF8574读写操作写入I2C地址+写命令+1字节数据即可设置输出口状态；读取时发送地址+读命令后接收1字节获得输入口状态1Byte单次传输应用场景适合传感器数据采集（温湿度、光照）、LCD背光控制、按键矩阵扫描、LED指示灯控制等低速I/O扩展，不适合高速传输低速I/O扩展适用CHAPTER05综合设计与应用案例矩阵键盘、ADC/DAC接口的完整设计方案MCS-51·键盘接口4×4矩阵键盘接口设计4×4矩阵键盘用8根I/O线识别16个按键，通过行扫描法逐行输出低电平并读列线状态确定按键位置。配合软件去抖动和键值查表，实现可靠的按键识别。4×4矩阵键盘模块实物·16键·8引脚硬件连接4根行线接输出口（PA0–PA3），4根列线接输入口（PB0–PB3），交叉点即为按键位置8I/O行扫描算法全行拉低→读列判断有无键→延时去抖→逐行扫描→行号×4+列号=键值索引SCAN去抖动处理机械按键产生5–10ms电平抖动，检测后延时10–20ms再次确认，避免误判10–20ms键值映射行列号组合查表转换为应用层键值（0–F），支持长按检测与组合键识别0–FMCS-51扩展接口ADC0809模数转换接口设计ADC0809是8位逐次逼近型ADC，8路模拟输入通道，转换时间约100μs，分辨率19.5mV。通过地址线选通道、START启动、EOC指示完成、OE使能输出，与MCS-51直接对接。ADC0809·DIP28封装实物芯片参数8位分辨率（256级量化），8路模拟输入IN0-IN7由ABC地址线选择，转换时间约100μs，单电源+5V供电，VREF=5V时LSB≈19.5mV硬件连接D0-D7→P0口数据总线，ABC→地址锁存器A0-A2选通道，ALE/START连WR信号，OE→RD信号转换控制EOC提供完成指示——查询方式：while(!EOC)等待；中断方式：EOC接INT0/INT1，转换完成自动触发中断数据采集编程XBYTE[ch_addr]启动转换→等待EOC→读取结果→voltage=data×5.0/256计算电压值DIGITAL-TO-ANALOGDAC0832数模转换接口设计DAC0832是8位电流输出型DAC，内部双级锁存器支持单缓冲和双缓冲工作模式。与MCS-51数据总线直连，分辨率19.5mV，建立时间1μs。芯片参数：8位分辨率，电流输出型需外接运放，建立时间约1μs，双级锁存，单电源+5V或±15V供电8-bit单缓冲模式：WR2和XFER接地，DAC寄存器直通，CPU执行MOVX@DPTR,A即完成D/A转换，适合单路输出MOVX双缓冲模式：多路DAC分别写入输入寄存器，同时触发XFER同步传送到DAC寄存器，实现多路模拟量同步输出XFER波形发生器：循环写入正弦波查找表（0→128→255→128→0）产生正弦波；递增/递减值产生锯齿波/三角波0~255DAC0832·DIP20封装·8位电流输出型数模转换芯片MCS-51·I/OExtensionI/O扩展方案对比与选型指南不同I/O扩展方案在速度、引脚占用、成本、灵活性等维度各有优劣。简单场景选74系列并行扩展，需要灵活配置选8255A，引脚资源紧张选串行移位寄存器，高速多设备系统选SPI或I2C总线方案。常用I/O扩展方案综合对比扩展方案速度占用引脚灵活性成本适用场景74LS244/273高多低最低简单固定方向的输入/输出扩展8255A高多高中等需要灵活配置输入/输出方向的系统串口方式0+164/165低极少中等低引脚紧张、LED显示、按键采集SPI+595/MAX7219中高少高中等高速串行输出、数码管驱动、级联扩展I2C+PCF8574低-中极少高中等多设备系统、传感器采集、低速双向I/O五种I/O扩展方案从速度、引脚、灵活性和成本四维度对比，辅助设计者根据具体需求选型MCS-51I/OInterfaceDesignI/O驱动能力分析与接口电路设计P0口开漏需外接上拉，P1-P3口宜用灌电流驱动，功率级配合ULN2003/L298N及光耦隔离。P0口：开漏输出结构内部无上拉电阻，高电平输出电流几乎为零，必须外接4.7kΩ–10kΩ上拉电阻至VCC方可输出有效高电平。4.7kΩ–10kΩP1–P3口：弱上拉驱动内部约40kΩ弱上拉，高电平仅60μA，低电平吸收3.2mA，驱动LED应采用灌电流方式（低电平点亮）。3.2mA灌电流功率驱动芯片方案ULN2003含7路达林顿管，每路500mA/50V驱动继电器与步进电机；L298N双H桥驱动2路直流电机，每路最大2A。500mA/2A光电隔离保护电路工业场景用TLP521/PC817光耦隔离单片机与功率驱动级，防止反电动势和电磁干扰损坏CPU，提高抗干扰能力。TLP521/PC817综合案例多路温度数据采集系统多路温度数据采集系统综合运用8255A、ADC0809、矩阵键盘等I/O扩展技术，实现4路温度信号的实时采集、显示和超限报警。系统架构ADC