电工学第20章门电路和组合逻辑电路

电工学第20章门电路和组合逻辑电路Contents本章内容概览电工学·第20章门电路和组合逻辑电路01模拟信号与数字信号基础02基本门电路及其组合03TTL与CMOS集成门电路04逻辑代数基础05组合逻辑电路分析与设计Chapter01模拟信号与数字信号基础从连续到离散：数字电路的信号世界Chapter20·信号基础模拟信号与数字信号电子信号分为模拟信号和数字信号两大类。模拟信号随时间连续变化，幅值可取任意值；数字信号在时间和幅值上均离散，仅用高/低电平两种状态表示信息，分析工具为逻辑代数（布尔代数）。模拟信号示波器上的连续正弦波形随时间连续变化的信号，如正弦波交流电压、温度传感器输出等，幅值在任意时刻均可取连续范围内的任意数值处理模拟信号的电路称为模拟电路，典型应用包括放大器、滤波器、振荡器等，关注信号的幅值精度与线性度数字信号逻辑分析仪上的方波脉冲信号在时间和幅值上均为离散的信号，仅用高电平（逻辑"1"）和低电平（逻辑"0"）两种状态表示信息分析数字电路的数学工具是逻辑代数（布尔代数），它只处理0和1两种逻辑值，运算规则远比普通代数简洁CHAPTER20·PULSE&LOGIC脉冲信号参数与正负逻辑数字信号以脉冲形式出现，其关键参数包括幅度、宽度、周期和频率。逻辑电平的高低用'1'和'0'表示，高电平为'1'、低电平为'0'称为正逻辑体系，是本课程默认采用的逻辑约定。脉冲幅度A脉冲信号从低电平跳变到高电平的电压变化量，是衡量信号强度的基本参数。幅度A脉宽tp与周期T脉宽决定信号持续时间，周期T的倒数即为脉冲频率f，反映信号变化快慢。f=1/T上升时间tr与下降时间tf描述脉冲边沿陡峭程度，tr越小表示电路开关速度越快、响应越灵敏。tr/tf正逻辑与负逻辑高电平为"1"、低电平为"0"为正逻辑，反之为负逻辑；本课程统一采用正逻辑体系。1/0SemiconductorSwitching半导体器件的开关特性数字电路中二极管和三极管工作在开关状态而非放大状态。二极管利用正向导通与反向截止实现开关功能；三极管在饱和导通与截止两种状态间切换，构成门电路的核心开关元件。二极管·导通正向偏置导通正向偏置时导通，管压降约0.7V（硅管），等效为开关闭合；反向偏置时截止，等效为开关断开。0.7V二极管·速度反向恢复限制开关速度受反向恢复时间限制，普通二极管不适用于高频数字电路，需选用开关二极管。高频三极管·饱和饱和导通状态基极注入足够电流使UCE≈0.3V，集射极近似短路，输出低电平。UCE≈0.3V三极管·截止截止状态基极电流为零，集射极近似开路，输出高电平；两种状态切换实现数字开关功能。高电平Chapter02基本门电路及其组合与、或、非三大基本逻辑及复合门电路CHAPTER20·GATECIRCUITS'与'逻辑关系与二极管'与'门电路"与"逻辑是最基本的逻辑运算之一，规则为"全1出1、有0出0"。二极管"与"门利用单向导电性实现该功能，但存在电平偏移和带负载能力差的缺点。LOGICMEANING逻辑含义只有所有输入同时为"1"时输出才为"1"，任一输入为"0"则输出为"0"。全1出1EXPRESSION逻辑表达式Y=A·B（或Y=A∧B），真值表包含4种输入组合，仅当A=1且B=1时Y=1。Y=A·BCIRCUITSTRUCTURE电路结构由两个二极管和一个上拉电阻组成，A、B同时为高电平时两管截止，输出被电阻拉至高电平。上拉电阻WORKINGPRINCIPLE工作原理任一输入为低电平时对应二极管导通，输出被钳位在低电平（约0.7V），实现"与"逻辑功能。≈0.7VDIGITALLOGIC'或'逻辑关系与二极管'或'门电路'或'逻辑的规则为'有1出1、全0出0'，与'与'逻辑互为对偶。二极管'或'门利用正向导通特性实现逻辑功能。或逻辑含义只要有一个或多个输入为"1"，输出即为"1"；仅当全部输入为"0"时，输出才为"0"。有1出1逻辑表达式Y=A+B（或Y=A∨B），两输入或门真值表中，除A=0且B=0外，其余组合Y均为1。Y=A+B电路结构两个二极管阳极分别接输入A、B，阴极共接为输出端；任一输入高电平即导通，输出被拉至高电平。共阴极工作原理仅当A、B同时为低电平时两管均截止，输出经下拉电阻为低电平，实现"或"逻辑功能。全0出0LOGICGATES'非'逻辑关系与三极管'非'门电路'非'逻辑实现输入的取反操作，输入'1'输出'0'、输入'0'输出'1'。三极管非门（反相器）利用三极管的饱和导通与截止两种状态实现逻辑反转，是数字电路中最基本的单输入逻辑单元。LOGIC逻辑含义输出状态始终与输入状态相反，输入为'1'时输出为'0'，输入为'0'时输出为'1'。这种取反特性是构成复杂逻辑运算的基础，在数字系统中广泛用于状态翻转和条件判断。1→0FORMULA逻辑表达式Y=Ā（A取反），真值表仅有两行：A=0时Y=1，A=1时Y=0，是最简单的逻辑运算。该表达式在布尔代数中具有完备性，可单独构成逻辑功能集。Y=ĀCIRCUIT三极管反相器输入高电平时三极管饱和导通、输出低电平（≈0.3V）；输入低电平时三极管截止、输出高电平（≈VCC）。电路结构简单，仅需一个三极管和两个电阻即可实现。≈0.3V/VCCAPPLICATION应用场景除逻辑取反外还用于信号整形、驱动增强和电平转换等场景。在时钟电路、振荡器和总线驱动中发挥关键作用，是现代数字集成电路的基本构建单元。信号整形·驱动增强·电平转换CHAPTER20·GATECIRCUITS复合门电路：与非门、或非门与与或非门复合门电路由基本门组合而成。与非门和或非门被称为"通用门"，仅用其中一种即可实现任意逻辑功能，广泛用于集成电路制造。与非门Y=(A·B)的非：先与后非，"有0出1、全1出0"，是数字IC中最常用的基本单元。Y=(A·B)'或非门Y=(A+B)的非：先或后非，"有1出0、全0出1"，与与非门同为通用逻辑门。Y=(A+B)'与或非门Y=(AB+CD)的非：先分组与运算、再或运算、最后取反，适合实现复杂组合逻辑。Y=(AB+CD)'异或门Y=A⊕B：两输入不同时输出"1"、相同时输出"0"，广泛用于加法器、比较器等电路。Y=A⊕BWaveformAnalysis例题：根据输入波形分析门电路输出波形分析法是理解门电路动态行为的重要工具。通过逐时段比对输入信号的高低电平状态，按照门电路的逻辑规则确定输出波形，既能验证电路功能也是工程调试和考试中常用的分析方法。01分析方法：将时间轴按输入信号变化沿划分为若干时段，逐段判断各输入的电平状态（高或低）SIGNALSEGMENTATION02与非门波形分析：在每个时段内按"有0出1、全1出0"规则确定输出电平，连接各段得到完整输出波形NANDLOGIC03或非门波形分析：同理按"有1出0、全0出1"规则逐段判断，注意输出变化时刻与输入变化沿的对应关系NORLOGIC04传播延迟：实际工程中还需考虑门电路的传播延迟，输出变化相对输入变化存在纳秒级的时间滞后PROPAGATIONDELAYCHAPTER03TTL与CMOS集成门电路两大主流集成逻辑门家族的原理与特性CHAPTER20·GATECIRCUITSTTL与非门电路结构与工作原理TTL（晶体管-晶体管逻辑）与非门是最经典的集成逻辑门，采用多发射极三极管作为输入级、推挽结构作为输出级。输入端全为高电平时输出低电平，任一输入为低电平时输出高电平，实现"有0出1、全1出0"的与非逻辑。电路结构01输入级：多发射极三极管T1，每个发射极作为一个输入端，实现多路信号的"与"逻辑判断02中间级：三极管T2起信号放大和相位分裂作用，为输出级提供互补驱动信号03输出级：T3、T4、T5组成推挽输出结构，具有低输出阻抗和较强的负载驱动能力工作原理01任一输入低电平→T1对应发射结正偏→T2和T5截止→T3、T4导通→输出高电平02所有输入高电平→T1集电结正偏→T2和T5饱和导通→输出低电平（≈0.3V）TechnicalParametersTTL与非门的主要技术参数TTL门电路的性能由多个技术参数决定：电压传输特性定义了逻辑电平的阈值范围，噪声容限衡量抗干扰能力，扇出系数表征驱动负载能力，传输延迟反映开关速度，这些参数共同决定了电路的可靠性和工作频率上限。电压传输特性输出电压随输入电压变化的关系曲线，可从中读出开门电平UON和关门电平UOFF，是分析门电路静态特性的核心依据。该曲线反映了输入信号从低电平向高电平变化时输出状态的翻转过程。UON

≈1.4VUOFF

≈0.8V噪声容限分为高电平噪声容限UNH和低电平噪声容限UNL，数值越大表示抗干扰能力越强，是衡量电路可靠性的关键指标。噪声容限确保电路在存在电磁干扰时仍能正确识别逻辑电平。UNH

≈0.4VUNL

≈0.4V扇出系数一个门电路能驱动同类门的最大数目NO，表征输出端的负载驱动能力，直接影响多级级联时的信号完整性。扇出系数由输出级的电流驱动能力和输入级的电流负载共同决定。NO

≥8典型值10平均传输延迟信号从输入到输出的平均传播时间tpd，反映门电路的开关速度，决定了电路可工作的最高频率上限。传输延迟包括导通延迟和截止延迟两个分量的平均值。标准10ns肖特基3nsCHAPTER20·TTLTTL特殊门电路：三态门与OC门三态门增加了高阻态输出，使多个门可共享同一总线分时传输信号，是计算机总线结构的硬件基础。OC门需外接上拉电阻，可实现多门"线与"连接。三态输出门OUTPUTSTATES三种输出状态：高电平、低电平和高阻态；使能端EN无效时输出呈高阻，与外部电路等效断开BUSSTRUCTURE核心应用——总线结构：多个三态门输出并联到同一总线，分时使能实现多路信号共享传输高阻态集电极开路门（OC门）PULL-UPRESISTOR输出三极管集电极悬空，必须外接上拉电阻才能正常工作，上拉电阻可接不同电压实现电平转换WIRED-AND多个OC门输出直接并联实现"线与"功能，弥补了普通TTL门输出不能直接并联的限制线与Chapter20·GateCircuitsMOS门电路基础MOS门电路以MOS场效应管为基本开关元件，NMOS管栅极高电平导通、PMOS管栅极低电平导通。NMOS门电路集成度高、功耗低于TTL，但仍存在静态功耗，这成为CMOS技术发展的主要驱动力。NMOS反相器驱动管栅极接输入信号，输入高电平时NMOS导通输出低电平，输入低电平时NMOS截止输出高电平。作为最基本的逻辑单元，反相器是构成复杂门电路的基础。INVERTER·BASICUNITNMOS与非门两个NMOS驱动管串联连接，仅当两输入同时为高电平时两管均导通、输出低电平，实现与非逻辑功能。串联结构使导通电阻加倍，影响开关速度。NAND·SERIESNMOS或非门两个NMOS驱动管并联连接，任一输入为高电平即有管导通、输出低电平，实现或非逻辑功能。并联结构使导通电阻保持单管水平，开关特性优于与非门。NOR·PARALLELNMOS电路优势工艺简单、集成度高、功耗低于TTL；但负载管始终导通导致存在静态功耗，这一局限性推动了CMOS技术的发展，CMOS采用互补结构彻底消除静态功耗。vsTTL·CMOSEVOLUTION第20章·门电路与组合逻辑CMOS门电路原理与特性CMOS（互补MOS）门电路同时使用NMOS和PMOS管互补工作，任何稳态下总有一管截止，静态功耗接近于零。CMOS还具有电源电压范围宽（3-18V）、噪声容限大、扇出系数高等优势，是现代数字集成电路的主流技术。CMOS反相器01PMOS管接VDD与输出之间、NMOS管接输出与GND之间，两管栅极共接为输入端。结构对称，工作时一管导通一管截止。02输入高电平→NMOS导通、PMOS截止→输出低电平；输入低电平→PMOS导通、NMOS截止→输出高电平。实现逻辑非功能。InverterCMOS复合门与传输门01CMOS与非门：两个NMOS串联（下拉网络）、两个PMOS并联（上拉网络），实现"有0出1、全1出0"的逻辑功能。02CMOS传输门：NMOS与PMOS并联结构，由互补控制信号驱动，可双向传输模拟信号，是CMOS技术独有的重要器件。NAND&TGPERFORMANCECOMPARISONTTL与CMOS门电路性能对比TTL速度快、驱动强但功耗大、电压固定；CMOS功耗极低、电压范围宽、集成度高。现代数字IC以CMOS为主流，两者接口电平需注意兼容。TTL与CMOS关键参数对比性能参数TTL门电路CMOS门电路电源电压5V（固定）3~18V（范围宽）静态功耗较大（毫瓦级/门）极低（微瓦级/门）传输延迟约10ns（较快）约15~50ns（工艺改进后更低）噪声容限约0.4V约电源电压的45%扇出系数≥8≥50多余输入端悬空等效高电平（建议接固定电平）严禁悬空（必须接VDD或GND）技术选型建议CMOS在功耗、电压范围和集成度上全面优于TTL，是现代数字IC的主流技术。高速场景可选用改进型CMOS（如HCMOS、LVC系列），兼顾低功耗与高速性能。数据来源：数字电路设计手册与主流器件规格书CHAPTER04逻辑代数基础布尔代数的运算规则、定律与逻辑函数化简BASICOPERATIONS逻辑代数的基本运算规则逻辑代数有三种基本运算（与、或、非），变量仅取0和1两种值。常量与变量的关系、变量自身的运算规则构成了逻辑代数的公理体系，是所有逻辑化简和变换的基础依据。01与运算·零律0·A=00与任何变量相与，结果恒为0。无论A取何值，与运算的输出始终被0"封锁"。02与运算·同一律1·A=A1与任何变量相与，结果不变。1是"与"运算的单位元，不改变运算结果。03或运算·同一律0+A=A0与任何变量相或，结果不变。0是"或"运算的单位元，不改变运算结果。04或运算·零律1+A=11与任何变量相或，结果恒为1。无论A取何值，或运算的输出始终被1"锁定"。FUNDAMENTALLAWS逻辑代数的重要定律逻辑代数满足交换律、结合律、分配律等基本定律，其中摩根定律最为关键：它建立了与和或运算之间的对偶关系，是逻辑表达式变换、门电路等效替换和电路优化的核心数学工具。交换律A·B=B·AA+B=B+A与运算和或运算的operands可以交换顺序Commutative结合律(A·B)·C=A·(B·C)(A+B)+C=A+(B+C)多变量连续与或运算可任意分组Associative分配律A·(B+C)=A·B+A·CA+(B·C)=(A+B)·(A+C)第二个等式在普通代数中不成立Distributive摩根定律（德摩根定律）(A·B)′=A′+B′(A+B)′=A′·B′"长非号断裂，与变或、或变与"——建立了与和或运算之间的对偶关系，是逻辑表达式变换与电路优化的核心工具DeMorgan'sLaw对偶规则原式成立则对偶式也成立对偶变换将·↔+、0↔1互换，极大扩展了可用恒等式数量DualityCHAPTER20·门电路和组合逻辑电路逻辑函数的表示方法与相互转换逻辑函数有真值表、逻辑表达式和逻辑图三种等价表示方法。真值表→表达式的关键是从输出为'1'的行提取最小项之和；表达式→逻辑图则将运算符号直接映射为门电路符号，三种方法可自由转换。SECTION01真值表与逻辑表达式01真值表列出全部2n种输入组合对应的输出值，是逻辑函数最完整、最无歧义的描述方式02找出Y=1的行，每行写出最小项（原变量取1、反变量取0），各最小项相加得标准与或式SECTION02逻辑表达式与逻辑图03表达式中'·'对应与门、'+'对应或门、上横线对应非门，可直接画出逻辑电路图04从输入端逐级向输出端推导，每经过一个门写出该门的输出表达式，即可完成逆向转换三种表示方法的转换关系真值表TRUTHTABLE提取Y=1最小项之和↓逻辑表达式EXPRESSION映射门符号→逐级推导↑逻辑图LOGICDIAGRAM三种方法等价，可根据分析需要自由转换Chapter20·门电路与组合逻辑逻辑函数的化简方法化简逻辑表达式可以减少所需门电路数量，降低成本和功耗。公式化简法利用代数恒等式进行等价变换，灵活但依赖技巧；卡诺图化简法通过图形化圈组相邻最小项，直观可靠，特别适合4变量以下的函数化简。公式化简法并项法：AB+AB̄=A—两项仅一个变量互补时可合并为一项，消去该变量吸收法：A+AB=A—一项被另一项完全包含时可被吸收，减少表达式项数消去法：A+ĀB=A+B—利用互补变量消除冗余项，是化简中最常用的技巧之一卡诺图化简法📊图形化表示：将真值表重排为二维方格图，相邻格仅一个变量不同；圈出2k个相邻"1"格合并为一个乘积项✓化简原则：圈尽可能大（消去更多变量）、圈数尽可能少（项数最少）、每个圈至少包含一个新"1"格🔄变量映射规则：行和列按格雷码排列，确保几何相邻与逻辑相邻一致；适用于2~4变量，变量过多时图形复杂CHAPTER05组合逻辑电路分析与设计从电路图到功能的分析方法与从需求到电路的设计流程COMBINATIONALLOGIC组合逻辑电路的概念与特点组合逻辑电路的输出仅取决于当前输入，与历史状态无关，不具备记忆功能。电路中不含反馈回路和存储元件，输入变化后输出立即响应。01无记忆性输出仅由当前输入决定，不存在反馈回路和存储元件，输入变化后输出立即响应。电路结构完全由门电路组成，信号单向传递。即时响应02即时决策不需要时钟节拍同步，信号经过若干级门的传播延迟后即得到稳定结果。工作速度取决于门电路的传输延迟时间。无时钟依赖03时序对比时序逻辑电路包含触发器等存储元件，输出取决于当前输入和历史状态，具有记忆功能。两者是数字电路的两大基本类型。有记忆04典型电路加法器、译码器、编码器、数据选择器、数值比较器等，是数字系统的基础构建模块，广泛应用于计算机和通信系统中。5种典型ANALYSISMETHOD组合逻辑电路的分析方法组合逻辑电路分析是从已知电路图推导其逻辑功能的系统化过程，遵循"写表达式→化简→列真值表→确定功能"四步法。01写表达式从输入端开始逐级向输出端推导，写出每个门输出对其输入的逻辑表达式，直至最终输出。02化简变换利用逻辑代数定律或卡诺图对输出表达式进行化简，得到最简与或式或其他标准形式。03列真值表根据最简表达式列出所有输入组合对应的输出值，直观展示电路的完整输入输出关系。04确定功能根据真值表用文字描述电路的逻辑功能，如加法、比较、译码、选择等，完成分析。DESIGNMETHOD组合逻辑电路的设计方法组合逻辑电路设计是从功能需求出发构建电路的系统化过程，遵循"列真值表→写表达式→化简→画逻辑图"四步法。01列真值表分析设计问题，确定输入输出变量及其逻辑含义，按功能要求列出完整的真值表真值表02写表达式由真值表写出逻辑表达式，找出Y=1的行写出最小项之和形式的标准与或表达式与或式03化简表达式利用公式法或卡诺图法化简，得到门数最少、输入端数最少的最简表达式卡诺图04画逻辑图根据最简表达式画出逻辑电路图，若要求用特定门类型则先做表达式变换逻辑图DESIGNCASE设计实例：半加器电路设计半加器实现两个一位二进制数相加（不考虑低位进位），本位和S=A⊕B（异或），进位C=A·B（与运算）。它是构成全加器和多位加法器的基本单元。

STEP01–02设计步骤演示STEP01·列真值表输入A、B为两个一位二进制加数，输出S为本位和、C为进位。根据二进制加法规则：0+0=00、0+1=01、1+0=01、1+1=10，列出完整的真值表，明确输入输出对应关系。STEP02·表达式化简S在AB不同时为1，得S=A⊕B；C在AB同时为1，得C=A·B。两者均已最简，无需进一步化简。

STEP03–04电路实现与扩展STEP03·画逻辑图S端用异或门实现，C端用与门实现，共2个门电路即可完成半加器功能。逻辑图清晰展示信号流向，输入A、B分别接入两个门，输出S和C。STEP04·电路扩展半加器不含进位输入端，两个半加器加一个或门可构成全加器，实现带进位的加法运算。多个全加器级联即可实现多位二进制加法器。COMBINATIONALLOGIC常用组合逻辑模块：译码器译码器将n位二进制输入"翻译"为2n个输出中唯一有效的一个。3线-8线译码器74LS138有3个地址输入和8个输出，每个输出对应一个最小项，因此可通过外部门电路实现任意三变量组合逻辑函数。3线-8线译码器3个地址输入A2A1A0对应8个输出Y0-Y7，每次仅一个输出有效（低电平），是数字系统中最基础的地址译码单元。74LS138使能端控制74LS138配备三个使能端（G1、G2A、G2B），全部满足条件时译码器才进入工作状态，否则所有输出锁定为高电平。3Enables地址译码在存储器系统中，译码器将高位地址总线信号转换为片选信号，精准选中特定的存储芯片或外设接口。ChipSelect实现逻辑函数每个输出对应一个最小项，将目标函数包含的最小项对应输出端接入与非门，即可实现任意三变量组合逻辑函数。NANDGate▎电工学·门电路和组合逻辑电路常用组合逻辑模块：数据选择器数据选择器（MUX）根据地址码从多路输入中选通一路输出，功能类似数字系统的"多路开关"。4选1MUX有4路数据输入和2位地址，除数据路由外还可通过配置数据输入端实现任意组合逻辑函数。SECTION01数据选择器原理4选1MUX（如74LS153）：4路数据输入D0–D3、2位地址A1A0、1路输出Y，地址码决定选通哪路输入。逻辑表达式：Y=D0·Ā1·Ā0+D1·Ā1·A0+D2·A1·Ā0+