集成电路EDA开发与应用：集成电路版图设计 课件 项目五 运算放大器芯片设计

任务5.1电阻版图设计方块电阻、接触电阻、电阻版图设计集成电路版图设计WS5.1.1方块电阻半导体材料的电阻值在温度一定的情况下，符合以下公式：R=ρL/(Wt)当材料横截面宽度W等于长度L，则上式可变为：此时的电阻称为方块电阻，符号为R☐，单位为欧姆每方块，即Ω/☐。对于给定的集成电路工艺，方块电阻不变，我们能改变的只有宽度和长度。电流流经电阻材料方块电阻的测量方法：采用四探针测试方法对芯片上的正方形电阻器施加给定电流，并测试两端电压差四探针法测方块电阻示意图5.1.2接触电阻两种不同材料接触将产生接触电阻：Rcontact=RC/WC

其中，RC为接触电阻因子，单位为Ω·μm2。WC为接触区域的宽度。接触电阻由接触材料和工艺决定，其数值变化范围较大。在不忽略接触电阻的情况下，总的电阻阻值公式应为：Rtotal=R☐·(L/W)+2(RC/WC)5.1.3电阻版图常用形状（1）矩形电阻矩形电阻两端设置接触孔，通过接触孔实现与导电材料的连接，几乎所有的电流都经过这个接触孔内沿流过导体，后经另一个接触孔的内沿流出接触孔。因此，电阻的长度为这两个接触孔内沿的距离。矩形电阻版图5.1.3电阻版图常用形状（2）折叠状电阻第二种电阻版图形状适用于大电阻，通常制成折叠状。图(a)通过金属导线连接形成电阻体串联来增加电阻值；图(b)则通过绘制弯曲的电阻体来实现同样目的。

(a)

通过金属导线连接

(b)弯曲电阻体折叠状电阻版图5.1.3电阻版图常用形状（3）哑铃状电阻第三种版图形状主要适用于电阻体部分宽度较小，接触孔无法放入电阻内部的情况。这时，在设计规则要求下，可将电阻两端加大，使接触孔刚好放入电阻两端，称为哑铃状电阻。电阻的计算长度为两个接触孔之间的距离，宽度为电阻体的宽度。

哑铃状电阻版图5.1.4电阻版图类型（1）金属电阻金属的方块电阻虽小，但不可忽视。在深亚微米CMOS工艺中，一般金属厚度小于10kÅ。当电阻宽度足够宽，可忽略宽度偏差时，金属方块电阻值的变化主要取决于金属厚度的变化。一般金属电阻的典型值为50mΩ~5Ω。金属电阻版图5.1.4电阻版图类型（2）阱电阻阱电阻是以阱区材料作为电阻体，在N阱CMOS工艺下阱电阻一般采用N阱层来实现，N阱的方块电阻比较大，通常为几百欧姆到几千欧姆，属于高阻。阱电阻版图5.1.4电阻版图类型（3）扩散电阻扩散电阻由N型或P型掺杂层构成。在N阱CMOS工艺下，N型掺杂层制备在P型衬底上，P型掺杂层制备在N阱里。扩散电阻并不常用，大部分CMOS工艺多采用多晶硅电阻。制作在N阱中的P型扩散电阻版图5.1.4电阻版图类型（4）多晶硅电阻多晶硅电阻率取决于掺杂浓度，重掺杂的多晶硅可用作于MOS晶体管的栅极，也可用于制备小电阻，其方块电阻一般为10Ω/☐~50Ω/☐。轻掺杂多晶硅电阻的方块电阻约为几百到几千欧姆/☐。使用离子注入法掺杂工艺制备的多晶硅电阻精度较高，用扩散掺杂法制作的电阻精度较差。多晶硅电阻版图5.1.4电阻版图类型（5）有源电阻在集成电路设计中，有一种采用MOS场效应晶体管替代电阻形成的有源电阻。通常电阻器件都是无源器件，但这种有源电阻的大小会随着电压变化而变化，因此称为有源电阻。这种电阻的做法通常是将MOS场效应晶体管的栅漏短接而连入电路中，当电路参数满足一定的条件，此时MOS场效应晶体管可以当作固定电阻来使用。之所以要采用有源电阻，其主要目的是可以大大节约版图面积，相比无源电阻，采用有源电阻有时能节约80%以上的芯片面积，因此在集成电路设计中广受青睐。但有源电阻的缺点也是显而易见的，它的阻值会受到电压波动的影响，严重时会导致电路功能失效，因此在要求精度比较高的电路中，有源电阻还是要慎用的。5.1.5实训任务

多晶硅电阻版图设计多晶硅电阻电路图

任务5.2MOS晶体管匹配MOS晶体管的失配、共质心版图结构、MOS晶体管匹配规则集成电路版图设计WS5.2.1MOS晶体管的失配--MOS晶体管两大失配来源（电路设计+版图工艺）01电路设计引发的失配•电压匹配（差分对）：目标是栅源电压(Vgs)一致，需增大宽长比(W/L)并降低有效栅压，以抑制阈值电压(Vth)失调的影响。•电流匹配（电流镜）：要求漏极电流(Ids)相等，宜采用长沟道器件并提高栅压，削弱Vth波动对电流的影响。02版图与工艺的失配成因•随机失配：源于掺杂浓度、氧化层厚度的微观随机涨落，无法完全消除，需增大有源区面积利用平均效应缓解。•系统失配：由工艺梯度（光刻/刻蚀不均）、版图不对称或热应力导致，可通过特定版图技术改善。5.2.1MOS晶体管的失配--版图几何效应与多晶硅刻蚀失配图示：有无虚拟栅极的刻蚀效果对比。左侧孤立栅极因过刻蚀导致栅宽不均；右侧引入DummyGate后，所有栅极处于相同的刻蚀负载环境，有效保证了栅宽的一致性。01关键几何效应影响尺寸效应：优先选用大尺寸、长沟道器件，可有效削弱边缘场效应与短沟道效应的干扰，提升电流密度的匹配精度。朝向效应：必须严格统一晶体管的晶向排布，消除单晶硅各向异性带来的载流子迁移率差异，确保电学特性一致。02小知识工艺偏差根源：孤立或低密度区域的栅极易发生过刻蚀，导致实际栅宽变窄，破坏器件间的对称性。DummyGate设计准则：①与有源栅保持相同间距，营造均匀负载；②仅作无源填充，无需源漏注入；③虚拟栅极通常与晶体管的源极或背栅相连，避免引入额外干扰。5.2.1MOS晶体管的失配--扩散区、接触孔、氢化诱发失配01栅极接触孔位置️核心禁忌：严禁将接触孔直接打在有源区上方。硅化物反应会改变多晶硅栅的功函数，直接引入阈值电压(Vth)的随机失配。️设计规范：接触孔必须偏离有源区边缘至少1倍接触孔尺寸，确保栅极功函数不受金属硅化物形成工艺的干扰。02深扩散与阱干扰️潜在风险：阱区或深扩散区的杂质会发生横向扩散，侵入晶体管沟道区，改变局部掺杂浓度，导致器件特性发生漂移。️设计规范：阱边界与有源栅的间距必须大于2倍的结深（2×Xj），构建足够的物理隔离屏障以阻断横向杂质扩散。03氢化效应与遮挡️隐形失配：金属布线会屏蔽氢原子注入，导致不同器件的缺陷钝化程度不一致，从而引发阈值电压和漏电特性的失配。️设计规范：匹配管上方的金属布线拓扑必须完全一致，严禁不对称金属线横穿有源区，确保所有器件暴露在相同的氢化环境中。5.2.1MOS晶体管的失配--梯度效应三大类（氧化层/应力/温度）01氧化层厚度梯度成因：氧化工艺的均匀性偏差导致厚度线性变化，直接影响器件阈值电压。

对策：采用紧凑的邻近布局，最大化减小器件间的物理距离，降低厚度差。02应力梯度成因：封装与布线引入的机械应力改变晶格结构，主要影响载流子迁移率。

对策：利用共质心对称结构，使应力对匹配器件的影响相互抵消。03温度梯度成因：芯片功耗分布不均引发局部温差，阈值电压对温度变化极其敏感。

对策：通过共质心排布让器件处于温度梯度的对称位置，消除热失配。小知识：通用版图匹配5大基础技术01单元复制(UnitReplication)将大尺寸晶体管拆分为多个等宽的小叉指单元进行串并联。此举能有效平均化刻蚀、掺杂等工艺环节的随机误差，同时显著降低接触电阻带来的失配影响。02增加Dummy虚拟单元在匹配单元的阵列边缘及四周填充与有效单元完全相同的虚拟器件。这能确保所有有效匹配器件处于完全一致的光刻与刻蚀环境，消除“边缘效应”导致的失配。03就近摆放·统一朝向将需要匹配的器件尽可能紧密排布，以最小化晶圆面内的工艺梯度影响；同时统一器件的晶向布局，规避单晶硅各向异性特性带来的载流子迁移率差异。04共质心布局(Common-Centroid)高精度匹配的核心架构，通过“交错对称”的几何排布使成对器件的质心完全重合。这一设计能从物理层面抵消晶圆制造中存在的线性梯度（如浓度、温度梯度），是实现高精度基准源与模数转换电路设计的关键手段。05保持安全间距(Keep-outZone)精密匹配器件需与深阱区、功率器件、高压走线等干扰源保持足够的物理隔离。此举可避免机械应力引起的晶格畸变，以及杂质扩散造成的衬底浓度污染，确保微弱信号处理单元的纯净度与稳定性。5.2.2共质心版图结构--四大基础对称结构核心设计五要素：必须严格遵循一致性·对称·分散·紧凑·方向均衡，以抵消工艺梯度带来的器件失配。图示：共质心布局的四种经典拓扑结构，利用几何中心重合原理，最大化消除由于工艺偏差、温度梯度引起的失配效应。01一般对称(1:1)最基础的结构，两个器件关于中心轴严格镜像放置。适用于最简单的1:1比例匹配，能有效抵消一阶线性梯度影响，是差分对设计的基础。02同比例对称(N:N)器件由多个子单元构成时，保持整体组的中心对称。例如2:2匹配，将器件拆分为最小单元组（如2个晶体管并联），确保整体质心重合。03非等比交错(1:2/1:3)针对非1:1比例，将器件拆解为最小单元后交错排布（如B-A-B）。使整体物理质心与电学质心重合，消除因面积差异导致的系统误差。04二维矩阵共质心采用ABBA/BAAB等二维矩阵排布，在平面上实现质心重合。能同时抵消X和Y方向的工艺梯度，是高精度基准源和ADC/DAC设计的首选。5.2.2共质心版图结构--一维阵列版图匹配ABBA叉指结构是共质心匹配的简化一维形式，通过将晶体管拆分为子单元并对称交错排布，实现对工艺梯度的一阶抵消。这种布局方式物理实现紧凑，是模拟集成电路设计中用于提升器件匹配度的最基础且高效的手段之一。01结构重构与镜像对称将单个大晶体管拆分为等宽的A/B子单元，严格按照ABBA的顺序进行一维交错排列。该结构具有单一的几何对称轴，强制让器件共享同一空间环境。02梯度抵消与误差抑制有效消除沿排列方向的一维线性梯度（如温度、掺杂浓度、氧化层厚度）影响，同时补偿单晶硅材料的各向异性效应，大幅降低失配误差。03典型应用与设计权衡广泛应用于运算放大器输入级、基准电压源及比较器等场景。在器件尺寸较小或版图面积受限，难以实现复杂二维共质心时，是最优的匹配方案。5.2.2

共质心版图结构--二维阵列版图匹配01简单二维阵列(2x2交叉)结构特征：采用经典的2x2网格交叉排布（如AB/BA），形成棋盘式对称结构，有效抵消单一方向的线性工艺偏差。适用场景：小尺寸、对匹配精度有严苛要求的核心晶体管单元02复杂二维阵列(多行多段)结构特征：扩展为多行多段交错矩阵（如ABBA/BAAB），通过大量重复单元进一步平均化晶圆面内的工艺梯度影响。适用场景：高性能运算放大器输入对、精密电流镜及基准源模块。5.2.3MOS晶体管的匹配规则--MOS匹配精度分级01低度匹配适用于普通偏置电路、非关键信号路径及对精度要求较低的非精密模拟模块。失调电压：＞±10mV电流失配：＞1%02中度匹配主流通用模拟电路的基准要求，包括通用运算放大器、高速比较器及线性稳压器。失调电压：±1mV~±5mV电流失配：0.1%~1%03精确匹配适用于高精度仪表运放、精密电压基准源、高精度ADC/DAC及数据采集系统。失调电压：＜±1mV电流失配：＜0.1%5.2.3MOS晶体管的匹配规则--MOS晶体管20条匹配设计规则01器件尺寸与结构设计1.统一叉指结构与数量，确保电流密度和散热条件一致；

2.采用大面积有源区设计，抑制随机掺杂波动引起的失配；

3.根据匹配目标（电压/电流）选择最佳工作栅压点；

4.优先选用薄氧化层器件，提升跨导与阈值电压的匹配精度。02版图布局与摆放规范5.匹配管严格统一朝向，消除刻蚀与应力的方向性偏差；

6.采用共质心对称结构，抵消晶圆级的线性工艺梯度；

7.单元就近紧凑排布，降低互连线电阻差异与温度梯度；

8.在两端添加虚拟栅（Dummy），平衡边缘场效应影响。03金属布线与接触孔规范9.栅接触孔必须置于场氧化层上，杜绝栅漏电流隐患；

10.金属走线严禁横跨有源区，避免引入寄生与闩锁风险；

11.采用顶层金属连接栅叉指，替代多晶硅直连以降低电阻；

12.保证匹配管上方金属覆盖层完全一致，均衡寄生电容。04工艺干扰规避与优选13.远离功率器件与高频噪声源，进行物理隔离以减少串扰；

14.避开NBL埋层的阴影效应，确保衬底掺杂浓度均匀；

15.同等条件下优先选用NMOS管，其阈值电压稳定性更优；

16.保证匹配管衬底电位完全一致，消除体效应带来的失配。5.2.4

MOS晶体管版图匹配设计--叉指结构版图设置长为1μ，宽为10μ，栅数量为10，采用叉指结构。PMOS晶体管叉指版图PMOS晶体管电路5.2.4

MOS晶体管版图匹配设计--一维阵列版图匹配MOS晶体管电路MOS晶体管一维阵列版图2个晶体管参数均设置为：lengh=4μ，Width=10μ，m=2个5.2.4

MOS晶体管版图匹配设计--简单二维阵列版图匹配

MOS晶体管电路MOS晶体管简单二维阵列版图2个晶体管参数为：lengh=4μ，Width=8μ，m=2个5.2.4

MOS晶体管版图匹配设计--复杂二维阵列版图匹配MOS晶体管复杂二维阵列版图MOS晶体管电路2个晶体管参数为：lengh=4μ，Width=8μ，m=6个任务5.3放大器模块电路及版图设计单端放大、电流镜、差分放大集成电路版图设计WS（1）采用电阻作负载的共源极电路中MOS晶体管借助自身跨导，可以将栅源电压的变化转换为小信号漏极电流，小信号漏电流流过电阻就会产生输出电压。其中电压增益满足关系式Av=-gmRD电阻版图面积较大5.3.1放大器模块电路设计1、单端放大电路（2）采用二极管连接型器件作负载的共源极把MOS晶体管的栅极与漏极短接，称为“二极管连接型”器件。将此接法的MOS晶体管代替无源电阻负载，既可显著节省芯片面积，而且与无源电阻相比，有源负载可提供更大的阻值，从而获得更高的增益。(a)NMOS和PMOS器件的二极管接法(b)采用二极管连接型器件作负载的共源极（3）采用电流源作为负载的共源极应用中有时要求单级有很大的电压增益（电压增益满足关系式Av=-gmRD）。从关系式看，增大负载电阻有助于提高电压增益，但对于电阻或者二极管连接的负载而言，增大阻值会消耗直流压降，从而限制输出电压摆幅。一个更切实可行的方法是用不服从欧姆定律的器件，如电流源代替负载。2、差分放大电路差分放大器是集成运算放大器的关键组成部分，其电路特点是对称性，对零点漂移具有很强的抑制作用。3、电流镜电流源与电流镜的组合在模拟电路中可以实现很有用的功能。在模拟电路中，电流源的设计是基于对基准电流的“复制”。即一个相对比较复杂的电路被用来产生一个稳定的基准电流IREF，这个基准电流再被“复制”，从而得到系统中很多电流源，完成“复制”功能的结构就叫做电流镜。(a)二极管连接型器件完成反函数运算(b)基本电流镜5.3.2实训任务

采用电流源作为负载的共源极放大电路版图采用电流源作为负载的共源极放大电路5.3.2实训任务MOS晶体管差分对版图

差分对电路匹配设计-差分放大电路

5.3.2实训任务MOS晶体管电流镜版图两个MOS晶体管设计需满足对管匹配，均设置长为长1μm，宽18μm。