CN119480831A 半导体装置及半导体装置的制造方法 （富士电机株式会社）

2绝缘密封部件，其针对被所述绝缘基板和所述壳体包围的区域，所述半导体芯片是纵型的半导体芯片，具备正面主电极以及与所述所述半导体装置具备第一端子，该第一端子连接到与所述正面主电极电所述半导体装置具备绝缘部件，所述绝缘部件包覆所述金属布线与所所述半导体芯片是纵型的半导体芯片，具备正面主电极以及与所述所述半导体芯片具备第一端子，该第一端子与所述背面主电极电连接的所述所述半导体装置具备绝缘部件，所述绝缘部件包覆所述金属布线与所所述半导体芯片是纵型的半导体芯片，具备正面主电极以及与所述第二端子，其连接到与所述背面主电极电连接且与所述第一所述第一端子和所述第二端子具有未被所述绝缘密封部件覆盖而所述半导体装置具备绝缘部件，所述绝缘部件包覆所述第一端3所述半导体芯片是纵型的半导体芯片，具备与所述布线图案连接的所述金属布线具备与所述控制电极电连接的第一金属所述半导体装置具备绝缘部件，所述绝缘部件包覆所述第一金属布线所述半导体芯片是纵型的半导体芯片，具备与所述布线图案连接的背面所述金属布线具备与所述正面主电极电连接的第一金属布线、以及所述半导体装置具备绝缘部件，所述绝缘部件包覆所述第一金属布线额定电流为100A以上且额定电压为170所述绝缘密封部件的从所述绝缘基板的上表面起的厚度为3m所述半导体装置具备多个所述半导体芯片，与所述第一端子电连接的所绝缘密封部件，其针对被所述绝缘基板和所述壳体包围的区域，件的从所述绝缘基板的上表面起的厚度为3在半导体装置的制造方法中，针对被具备多个布线图案的4案中的至少一个布线图案上的半导体芯片并填充绝缘密封部件至使与所述半导体芯片电将所述绝缘密封部件从所述绝缘基板的上表面起填充至3mm以使从所述绝缘密封部件露出且应确保绝缘性的部位被在针对所述区域将所述绝缘密封部件填充至所述厚度的情况下针对所述区域注入所述绝缘密封部件至比所述厚度高的位置，度的所述绝缘密封部件露出的所述部位被所述绝缘密封朝向在针对所述区域将所述绝缘密封部件填充至所述厚度的情况下露出的所述部位5[0002]半导体装置成为在散热用基座上接合了实际安装有功率半导体元件的绝缘电路仅在下表面具有开放部的部件，部件的下表面与一次密封树脂相接而在内部具有密闭空间半导体芯片并填充绝缘密封部件至使与半导体芯片电连接的金属布线的至少一部分露出67的上表面相对的方式搭载于在冷却体11的上表面，在金属基底板11b的另一个面搭载有绝径为300μm至500μm的由铝构成的键合线。导线14_1将图案12c_1与设置于壳体16的外部端[0035]导线14_2将半导体芯片1的电极与成为绝缘基板12的引线电极的图案12c_2接[0036]导线14_3将图案12c_2与设置于壳体16的外部端子16b接合。作为基于导线14_1、[0040]也能够利用耐腐蚀性优异的材质对这样的图案12c进行镀覆处理。这样的材质例8钯或至少包含它们中的一种的合含开关元件。开关元件是功率MOSFET（MetalOxideSemiconductorFieldEffectTransistor：金属氧化物半导体场效应晶体管）、IGBT（InsulatedGateBipolar9[0057]在此，由于硅凝胶以及树脂那样的绝缘密封部件的介电常数比空气的介电常数距离大于在最大额定电压为1.7kV以下左右的情况下对直径为125μm左右的键合线所需的[0063]由于凝胶内的水分输送遵循扩散输送，因此凝胶脱湿速度与厚度的平方成反比封部件的硅凝胶的深度变浅至预定的深度，从而能够提高脱湿速度，并能够抑制气以及结露。[0064]图2是示出绝缘密封部件的深度与气泡产生之间的关系的图。纵轴为气泡产生数装置20例如是额定电流为100A以上且额定电压为1700V以上的大容量、高额定电压的半导部分以及导线24的从绝缘密封部件25露出的部分被绝缘部胶从绝缘基板的上表面起填充至3mm以下的厚度[0078]图5是示出绝缘部件的包覆动作的一例的图。在使绝缘部件包覆于预定部位的情凝胶从绝缘基板的上表面起注入至3mm以下的厚度的情况下露出的部位预先被绝缘部件包从绝缘基板的上表面起注入至比3mm以下的厚度更下的厚度的凝胶露出的端子和/或导线等应确保绝缘性的部位，能够在不使用绝缘部件的将凝胶从绝缘基板的上表面起注入至3mm以下的厚度的情况下露出的部图9是示出半导体装置的等效电路的一例的图。关于半导体装置10的等效电路而[0116]＜与背面电极连接的导出到外部的端芯片9b1通过焊料接合等与图案4b_3接合，纵型的半导体芯片9b2通过焊料接合等与图案9b1对应于上臂半导体芯片31a，导线w3和图案4b_2对应于上臂半导体芯片31a的源电极与[0127]导出到外部的第一端子5c1与图案4c_3连接，而与半导体芯片9c的正面主电极电线w62对应于上臂半导体芯片31a与端子应的导线w62这两者被绝缘部件包覆的结构，但是也可以设为仅在某一者被绝缘部件包覆[0138]半导体芯片9e的正面主电极通过多个导线w71与图案4e_3连接。图案4e_1与半导对应于上臂半导体芯片31a与端子41a之绝缘部件6e_1包覆。另外，导线w72在从绝缘密封部件露出的部位被视为需要确保与导线对应的导线w72这两者被绝缘部件包覆的结构，但是也可以设为仅在某一者被绝缘部件包121的两条脚部121b通过焊料接合等安装在第一DCB基板140A的第一主导体图的第一主导体图案143a上的情况是为了抑制在第一DCB基板140A的一个IGBT151和FWD122的两条脚部122b通过焊料接合等安装[0147]应予说明，如此地在两个部位进行主电极端子122的连接的情况是为了抑制在第二DCB基板140B的一个IGBT151和FWD152的组与另一个IGBT151和FWD152的组之间产生[0148]主电极端子123与利用导线160与第一DCB基板140A的第二主导体图案143b连接的焊料接合等安装于第二DCB基板140B的第一主导体图案[0149]应予说明，如此地在两个部位进行主电极端子123的连接的情况是为了抑制在第二DCB基板140B的一个IGBT151和FWD152的组与另一个IGBT151和FWD152的组之间产生部124b通过焊料接合等安装在经由导线160与第一DCB基板140A的第二主导体图案143b电预定部位的状态，以各个端子主体部配置于半导体装置100中的预定位置的形状而预先形的高度t1比绝缘密封部件15的距绝缘基板140的上表面的高度t2高，但是由于配置于绝缘