2026年大学试题(计算机科学)-微型计算机系统与接口历年参考题库含答案解析

2026年大学试题(计算机科学)-微型计算机系统与接口历年参考题库含答案解析一、选择题从给出的选项中选择正确答案（共100题）1、PBR（PhysicallyBasedRendering）材质系统相较于传统材质系统的主要改进是？A.允许随意设置任何颜色而不受物理规律约束B.基于真实物理参数模拟材料的光学行为，确保不同光照环境下表现一致C.完全消除对所有贴图的需求D.仅适用于非金属材质2、软体动力学（SoftBodyDynamics）主要用于模拟什么类型物体的运动？A.坚硬石头的碰撞行为B.具有弹性、可发生形变的物体如果冻、布料、气球等C.骨骼动画的面部表情D.静态建筑的灯光效果3、三维动画中，正交投影（OrthographicProjection）与透视投影（PerspectiveProjection）的本质区别是？A.正交投影没有近大远小的深度感，透视投影有B.正交投影无法显示三维物体C.透视投影不能渲染颜色D.两者在视觉上没有任何区别4、微型计算机系统的核心组成部分是。A.CPU和存储器B.CPC.存储器及输入输出接口D.存储器及输入输出设备E.存储器、输入输出接口及外设5、在x86架构中，指令指针寄存器是。A.AXB.BXC.IPD.SP6、总线按功能分类不包括。A.数据总线B.地址总线C.控制总线D.串行总线7、8086微处理器的内部结构由两大部件组成。A.EU和BIUB.ALU和CUC.寄存器和总线D.存储器和接口8、程序查询方式的特点是。A.CPU效率最高B.实现简单但CPU占用率高C.不需要CPU干预D.数据传输速度最快9、下列存储层次结构中，速度最快的是。A.硬盘B.内存C.CacheD.寄存器10、中断向量表存放在。A.用户程序区B.系统区C.内存低地址区D.内存高地址区11、下列总线标准中，属于局部总线的是。A.ISAB.EISAC.PCID.USB12、64位总线的宽度是指。A.数据线有64根B.地址线有64根C.控制线有64根D.总线带宽为64MB/s13、下列属于直接寻址方式的是。A.MOVAX,1234HB.MOVAX,[1234H]C.MOVAX,BXD.MOVAX,[BX]14、DMA传输过程中，CPU的状态是。A.停止工作B.继续执行当前指令C.空闲或执行其他任务D.陷入死循环15、下列接口标准中，用于连接硬盘和光驱的是。A.USBB.SATAC.HDMID.VGA16、中断嵌套是指。A.多个中断同时发生B.高优先级中断可打断低优先级中断服务C.中断服务程序调用子程序D.中断向量表中有多条记录17、8259A芯片的主要功能是。A.DMA控制B.定时器控制C.中断控制D.并行接口控制18、总线周期是指。A.总线传输一次数据所需的时间B.CPU执行一条指令所需的时间C.存储器读写一次的时间D.接口传输一次信息的时间19、下列地址映射方式中，最适合虚拟内存系统的是。A.直接映射B.全相联映射C.组相联映射D.段页式映射20、8255A芯片是。A.可编程定时器/计数器B.可编程并行接口C.可编程中断控制器D.可编程DMA控制器21、USB2.0的理论传输速率是。A.12MbpsB.480MbpsC.5GbpsD.10Gbps22、下列属于输入设备接口的是。A.打印机接口B.显示器接口C.键盘接口D.硬盘接口23、CPU与外设之间交换信息的方式不包括。A.程序直接控制方式B.中断驱动方式C.DMA方式D.流水线方式24、微处理器CPU的位数通常由以下哪个部件决定？A.指令寄存器B.数据总线宽度C.程序计数器D.状态寄存器25、8086CPU中，段寄存器的主要作用是？A.存放当前执行的指令地址B.指示各段代码、数据所在的起始地址C.保存算术运算结果D.控制I/O操作方向26、下列哪种中断属于内部中断？A.键盘中断B.除法错误中断C.外部设备中断D.定时中断27、在8086系统中，物理地址的计算公式为？A.物理地址=段地址+偏移地址B.物理地址=段地址×10H+偏移地址C.物理地址=段地址×20H+偏移地址D.物理地址=段地址×16+偏移地址28、8259A可编程中断控制器的主要功能是？A.产生时钟信号B.管理和优先处理中断请求C.进行A/D转换D.控制DMA传输29、下列属于并行通信接口特点的是？A.传输距离远，速度慢B.一次传输多位，速度快C.只需一根数据线D.抗干扰能力强30、DMA方式数据传输的主要特点是？A.CPU完全控制数据传输过程B.数据在内存与I/O设备间直接传输，无需CPU干预C.数据传输速度最慢D.必须在中断控制下进行31、8255A可编程并行接口芯片有多少个I/O端口？A.2个B.3个C.4个D.6个32、在I/O编址方式中，内存单元与I/O端口的地址关系是？A.地址完全独立，互不重叠B.使用同一地址空间，地址重叠C.地址自动分配，无需规划D.I/O端口占用所有内存地址33、中断向量表在内存中的位置是固定的，8086系统中该表的起始地址为？A.0000:0000HB.FFFC.0000HD.0000:FF00HE.0000:7C00H34、下列哪种存储器访问速度最快？A.DRAMB.SRAMC.FlashROMD.HDD硬盘35、8086CPU中，标志寄存器FLAGS的第0位是？A.进位标志CFB.奇偶标志PFC.辅助进位标志AFD.零标志ZF36、总线周期中，T3状态期间总线处于什么状态？A.地址有效，数据准备B.地址已给出，等待就绪C.传输完成，释放总线D.空闲状态37、串行通信中，波特率的单位是？A.字符/秒B.比特/秒C.字节/秒D.帧/秒38、8253可编程定时器/计数器有几个计数通道？A.1个B.2个C.3个D.4个39、8086的最小模式和最大模式的主要区别在于？A.最小模式只能处理8位数据B.最小模式由8288总线控制器提供控制信号C.最大模式仅适用于单处理器系统D.最小模式不支持中断40、下列哪项不属于微处理器的寻址方式？A.立即寻址B.寄存器寻址C.位寻址D.浮点寻址41、I/O端口寻址方式中，I/O端口地址的范围为？A.64KBB.1MBC.256字节D.任意范围42、保护模式下，段基址存放于何处？A.通用寄存器B.段选择子对应的描述符表C.中断向量表D.堆栈段43、接口电路中缓冲器的主要作用是？A.改变数据格式B.提高驱动能力和实现电气隔离C.进行模数转换D.产生时钟信号44、在8086CPU中，执行一次内存读操作时，地址总线发送的是哪种地址信息？A.数据段寄存器内容B.物理地址C.段基址D.偏移地址45、下列总线标准中，支持热插拔功能的是哪一种？A.ISA总线B.PCI总线C.USB总线D.EISA总线46、SRAM与DRAM的主要区别在于存储单元的结构不同，其中SRAM使用什么来存储数据？A.电容B.触发器C.晶体管D.电阻47、8086CPU中，指令指针寄存器IP的作用是？A.保存当前栈顶地址B.存放下一条指令的偏移地址C.保存标志寄存器状态D.存放段基址48、中断向量表在中断系统中的作用是？A.存储程序代码B.存放中断服务程序的入口地址C.存储数据缓冲区D.保存寄存器状态49、在x86架构中，保护模式下的段描述符长度是多少位？A.16位B.32位C.48位D.64位50、下列哪种I/O端口编址方式将I/O端口地址与内存地址分开独立编址？A.统一编址B.独立编址C.间接编址D.映射编址51、DMA控制器的主要作用是？A.执行程序指令B.直接控制外设与内存之间数据传输C.处理中断请求D.管理程序变量52、8259A可编程中断控制器的用途是？A.控制定时器/计数器B.管理中断请求和优先级C.进行A/D转换D.管理串行通信53、8255A可编程并行接口芯片的工作方式中，方式0是？A.双向握手传送方式B.strobed选通方式C.基本输入输出方式D.双向总线方式54、存储器层次结构中，速度最快的存储器是？A.硬盘B.内存C.CPU寄存器D.缓存Cache55、PC机的BIOS固件存储在什么类型的存储器中？A.RAMB.ROMC.CacheD.DRAM56、8086CPU的地址总线路数为20条，其寻址空间为多少？A.64KBB.1MBC.4GBD.8MB57、串行通信中，数据在不附加任何控制信号的情况下逐位传输的方式称为？A.同步通信B.异步通信C.半双工通信D.全双工通信58、在x86保护模式下，描述符表寄存器GDTR的作用是？A.存放全局描述符表的基址和限长B.存放中断向量表地址C.存放栈指针D.存放指令指针59、8253可编程定时/计数器有几个独立的计数通道？A.1个B.2个C.3个D.4个60、下列哪种总线协议采用主从结构，支持多种设备共享同一总线？A.SPI总线B.I2C总线C.USB总线D.PCI总线61、微机系统中，可屏蔽中断与不可屏蔽中断的区别在于？A.是否占用CPU时间B.是否可通过中断屏蔽寄存器屏蔽C.中断响应速度不同D.中断向量表位置不同62、在微机接口技术中，程序查询方式与程序中断方式的主要区别是？A.查询方式无需CPU参与B.中断方式CPU效率更高C.查询方式速度更快D.中断方式需要额外硬件63、PC/AT总线是在哪种总线基础上发展而来并扩展了数据宽度？A.ISA总线B.PCI总线C.EISA总线D.VESA总线64、8086CPU内部由执行单元EU和总线接口单元BIU组成，以下关于它们的描述正确的是A.EU负责指令的取指和解码B.BIU负责指令的执行和算术逻辑运算C.EU和BIU可以并行工作，提高执行效率D.EU独立访问内存和I/O端口65、8086微处理器addresslines共有多少根，可寻址的内存空间为多大A.16根，64KBB.20根，1MBC.24根，16MBD.32根，4GB66、在8086系统中，当INTA引脚接收到中断响应信号时，总线接口单元BIU会完成下列哪项操作A.保存FLAGS寄存器的内容B.从中断向量表中读取中断向量并送入EUC.自动执行中断服务程序D.关闭所有硬件中断请求67、8086CPU的存储器段最大长度为A.64KBB.32KBC.1MBD.128KB68、8086的I/O端口编址方式采用统一编址，其I/O地址空间范围为A.64KBB.1MBC.16KBD.256B69、在8086最小模式下，ALE信号的主要功能是A.控制存储器读操作B.锁存低8位地址信息C.指示数据有效D.管理中断请求70、8086CPU的READY引脚用于A.请求高速缓存刷新B.与慢速外设进行同步等待C.控制中断优先级D.指示DMA传输状态71、以下关于8086堆栈操作的描述，错误的是A.堆栈遵循"后进先出"原则B.堆栈指针SP指向栈顶元素C.PUSH指令先减2后存数据D.POP指令先取数据后加272、8086中断类型码为0BH的中断服务程序入口地址存储在内存中的物理地址范围是A.002CH~002FHB.0030H~0033HC.0028H~002BHD.001CH~001FH73、8086中，执行"INT21H"指令后，CPU首先完成的操作是A.直接从内存读取中断服务程序入口地址B.保存FLAGS寄存器并清除TF和IF标志C.调用BIOS中断例程D.查询外部中断控制器状态74、8255A可编程并行接口芯片的工作方式有A.2种B.3种C.4种D.5种75、8255A方式1下，PortB的PB7~PB4可作为A.基本I/O数据线B.PortB的中断控制信号C.PortA的辅助控制信号D.只能作为普通输入线76、8253定时/计数器每个计数器的计数频率最高为时钟频率的A.1/2B.1/4C.1/8D.与原时钟频率相同77、8253工作于方式3（方波发生器）时，若计数初值N为奇数，则输出方波的占空比为A.50%B.不为50%，前N/2个时钟为高电平C.输出无效D.无法确定78、8251A可编程序通信接口的工作方式有A.仅异步方式B.仅同步方式C.异步和同步两种方式D.并行和串行两种方式79、在PC/AT机中，实时时钟芯片为A.8253B.MOS6522C.MC146818D.8255A80、DMA（直接内存访问）传输方式的主要特点是A.由CPU控制数据传输过程B.数据直接从外设传送到内存，无需CPU干预C.每次只传输1字节数据D.需要CPU提供时钟信号81、8237ADMA控制器工作时，HOLD信号有效后，8237A经过多少个时钟周期可获得总线控制权A.1个B.2个C.3个D.4个82、在8086系统中，存储器读写时序中RAS信号用于A.锁存地址低位B.锁存地址高位（行地址选通）C.选通数据总线D.复位存储器83、8086系统采用奇偶校验时，内存地址为偶地址的存储单元用于存放A.数据B.奇偶校验位C.状态信息D.控制命令84、在微型计算机系统中，CPU与外设之间传输数据的主要方式是：A.程序直接控制方式B.中断驱动方式C.直接存储器访问方式D.以上都是85、8086CPU的地址总线宽度为20位，其最大寻址空间为：A.64KBB.1MBC.4GBD.8MB86、在x86微机系统中，中断类型码为08H的中断通常用于：A.非屏蔽中断B.可屏蔽中断C.除法错误D.单步中断87、下列总线标准中，属于PCI总线特点的是：A.16位数据线B.共享带宽C.自动配置D.只支持并行传输88、8255A芯片有3个8位I/O端口，其中方式0下可以：A.仅作为输入端口B.仅作为输出端口C.部分端口可作输入或输出D.必须统一输入或输出89、DMA传送方式与中断传送方式的主要区别在于：A.DMA方式不需要CPU参与B.DMA方式不引起CPU中断C.DMA方式传送速度更快D.以上说法都正确90、8086系统工作在最小模式下，引脚MN/X应接：A.高电平B.低电平C.悬空D.任意电平91、存储器扩展时，若用2K×8位的RAM芯片组成8K×8位的存储器，需要芯片数为：A.2片B.4片C.8片D.16片92、在8086系统中，片选信号的产生通常使用：A.通用逻辑门电路B.译码器C.比较器D.触发器93、8253定时器/计数器的工作方式中，能产生方波的是：A.方式0B.方式1C.方式2D.方式494、USB接口的最大传输速率在USB2.0标准下为：A.1.5MbpsB.12MbpsC.480MbpsD.5Gbps95、在微机系统中，ROM的特点是：A.可读可写B.只能读不能写C.随机存取D.断电后信息丢失96、8086CPU的I/O寻址方式中，I/O端口地址范围为：A.0000H~FFFFHB.0000H~03FFHC.0000H~0FFFHD.无固定限制97、串行通信中，波特率是指：A.每秒传输的字节数B.每秒传输的位数C.传输速率的倍数D.数据帧的位数98、ISA总线的数据线宽度为：A.8位B.16位C.32位D.64位99、8086系统中，NMI中断的请求信号从哪个引脚输入：A.INTRB.IRQC.NMID.HOLD100、在存储器层次结构中，速度最快的存储器是：A.硬盘B.内存C.寄存器D.Cache

参考答案及解析1.【参考答案】B【解析】PBR通过粗糙度、金属度等物理参数控制光线交互，使材质在不同环境光下保持视觉一致性，已被行业广泛采用。A违背PBR理念，C过于绝对，D说法错误。2.【参考答案】B【解析】软体动力学引入弹簧-质点系统模拟物体的弹性变形、回弹和振动，适用于食品、凝胶、柔性材料等模拟。A为刚体范畴，C为绑定动画，D属静态渲染。3.【参考答案】A【解析】正交投影平行投射保持物体比例不变，常用于工程制图；透视投影模拟人眼视觉产生近大远小效果，用于写实渲染。B、C、D均为错误表述。4.【参考答案】B【解析】微型计算机系统由硬件和软件组成，硬件部分包括中央处理器（CPU）、存储器以及输入输出接口，这三者构成了系统的基本架构。输入输出设备需要通过接口与系统连接，外设本身不属于核心组成部分。5.【参考答案】C【解析】IP（InstructionPointer）寄存器用于存放下一条要执行的指令的地址，是x86架构中非常重要的寄存器。AX为累加器，BX为基址寄存器，SP为堆栈指针寄存器。6.【参考答案】D【解析】总线按功能可分为数据总线、地址总线和控制总线三类。串行总线是按数据传输方式分类的概念，不属于功能分类范畴。7.【参考答案】A【解析】8086CPU内部采用模块化结构，由执行单元EU和执行总线接口单元BIU两部分组成。EU负责执行指令，BIU负责与总线相关的操作，如取指令、读写内存和I/O端口。8.【参考答案】B【解析】程序查询方式是最简单的I/O控制方式，CPU需要不断查询设备状态，虽然实现简单但CPU占用率很高，效率较低。DMA方式和中断方式可以更高效地处理I/O操作。9.【参考答案】D【解析】存储层次从快到慢依次为：寄存器>Cache>内存>硬盘。寄存器位于CPU内部，速度最快；Cache次之；内存再次之；硬盘速度最慢但容量最大。10.【参考答案】C【解析】中断向量表存放在内存最低地址区（00000H~003FFH），共256个入口，每个入口占4个字节，存放中断服务程序的段地址和偏移地址。11.【参考答案】C【解析】PCI（PeripheralComponentInterconnect）是一种局部总线标准，主要用于连接高速外设。ISA和EISA是早期扩展总线，USB是通用串行总线，不属于局部总线。12.【参考答案】A【解析】总线宽度通常指数据总线的位数。64位总线意味着同时可以传输64位数据，即有64根数据线。地址总线宽度决定寻址空间大小，与控制线数量无关。13.【参考答案】A【解析】立即寻址方式是操作数直接包含在指令中，如MOVAX,1234H中的1234H就是立即数。B为直接寻址，C为寄存器寻址，D为寄存器间接寻址。14.【参考答案】C【解析】DMA方式下，数据传输由DMA控制器完成，CPU在DMA传输期间可以继续执行与I/O无关的其他任务，或者处于空闲状态，只有在必要时才介入总线控制。15.【参考答案】B【解析】SATA（SerialATA）是串行ATA接口标准，主要用于连接硬盘、光驱等存储设备。USB主要用于外设连接，HDMI和VGA用于视频输出。16.【参考答案】B【解析】中断嵌套是指当一个中断服务程序执行过程中，又有更高优先级中断请求到来时，CPU能够暂停当前中断服务，转去执行更高优先级中断的服务程序，返回后再继续原中断服务。17.【参考答案】C【解析】8259A是可编程中断控制器，用于管理多个中断请求，实现中断优先级排队、屏蔽和中断响应等功能。它可以将多个中断源进行仲裁，按优先级向CPU发出中断请求。18.【参考答案】A【解析】总线周期是CPU通过总线完成一次操作所需的时间，通常包括取样周期、数据周期等。它不同于指令周期（执行一条指令的时间）和机器周期（完成一个基本操作的时间）。19.【参考答案】D【解析】段页式映射结合了段式和页式的优点，是虚拟内存系统中最常用的地址映射方式。它将地址空间分为若干段，每段再分为若干页，既支持程序的模块化，又支持灵活的页面调度。20.【参考答案】B【解析】8255A是可编程并行输入输出接口芯片，具有三个8位I/O端口，可通过程序设置工作方式。8253/8254是定时器/计数器，8259A是中端控制器，8237A是DMA控制器。21.【参考答案】B【解析】USB2.0的理论传输速率为480Mbps（兆比特每秒），USB1.1为12Mbps，USB3.0为5Gbps，USB3.1为10Gbps。这些速率都是理论最大值。22.【参考答案】C【解析】键盘接口用于连接键盘，属于输入设备接口。打印机接口、显示器接口分别用于连接输出设备，硬盘接口用于连接存储设备。23.【参考答案】D【解析】CPU与外设交换信息的方式主要有程序直接控制方式、中断驱动方式、DMA方式和通道方式。流水线方式是CPU内部指令执行的技术，不属于CPU与外设交换信息的方式。24.【参考答案】B【解析】微处理器的位数由数据总线的宽度决定，即一次能并行处理的数据位数。如8位CPU的数据总线为8位，32位CPU的数据总线为32位。指令寄存器、程序计数器和状态寄存器不负责定义CPU位数。25.【参考答案】B【解析】8086采用分段存储管理方式，段寄存器（CS、DS、SS、ES）用于存放各逻辑段的段基址，配合偏移地址形成物理地址。CS存放代码段基址，DS存放数据段基址，SS存放堆栈段基址，ES存放附加段基址。26.【参考答案】B【解析】内部中断是由CPU内部执行异常或系统调用产生的中断，如除法错误（类型0）、单步中断（类型1）、非屏蔽中断NMI（类型2）。键盘中断、外部设备中断和定时中断均为外部中断，由外设通过中断控制器发出。27.【参考答案】B【解析】8086的物理地址计算公式为：物理地址=段地址×16（即乘以10H）+偏移地址。将16位的段地址左移4位后与16位偏移地址相加，得到20位物理地址，寻址范围为1MB。28.【参考答案】B【解析】8259A是可编程中断控制器，用于管理多个外设中断请求，确定中断优先级、屏蔽特定中断源，并向CPU发送中断响应信号。它支持级联扩展，最多可管理64级中断源。29.【参考答案】B【解析】并行通信接口一次可传输一个字节或多位数据，传输速度快，适合近距离高速数据传输。但其需要多条数据线，传输距离有限，抗干扰能力相对较弱。串行通信才适合远距离传输。30.【参考答案】B【解析】DMA（直接存储器访问）方式允许外设与内存之间直接进行数据交换，数据传输过程由DMA控制器管理，仅在传输开始和结束后通知CPU，大大提高了数据传输效率。31.【参考答案】C【解析】8255A有四个端口：PA、PB、PC和C端口高4位/低4位可分别编程。PA为8位输出端口，PB为8位输入/输出端口，PC可分成两个4位端口使用。工作模式由控制字设置。32.【参考答案】A【解析】独立I/O编址方式中，内存地址空间和I/O端口地址空间完全独立，使用不同的地址线分配和不同的读/写控制信号（如X86中的IN/OUT指令），两者互不干扰。33.【参考答案】A【解析】8086的中断向量表固定存放在内存最低端的0000:0000H处，共256个中断向量，每个向量占4字节，共1KB空间。每个中断向量包含中断服务程序的入口地址（段地址和偏移地址）。34.【参考答案】B【解析】SRAM（静态随机存取存储器）利用触发器存储数据，无需刷新，访问速度快，但集成度低、成本高，常用作缓存。DRAM需定期刷新，速度较慢；FlashROM和HDD速度更慢。35.【参考答案】A【解析】FLAGS寄存器中，第0位是进位标志CF（CarryFlag），反映无符号数运算的最高有效位进位或借位；第2位是奇偶标志PF；第4位是辅助进位标志AF；第6位是零标志ZF。36.【参考答案】B【解析】在8086总线周期中，T1状态发出地址信号，T2状态片选有效，T3状态期间数据总线有效，等待满足就绪条件（READY信号），若外设未准备好可通过WAIT状态延长等待时间。37.【参考答案】B【解析】波特率表示每秒传输的码元数，单位为比特/秒（bps）。在标准串行通信中，波特率等于每秒传输的二进制位数。常见波特率有1200、2400、9600、115200等。38.【参考答案】C【解析】8253有三个独立的16位计数通道（通道0、1、2），每个通道可以独立工作在不同模式下。通道0常用于系统时钟，通道1用于DRAM刷新，通道2用于扬声器发声。39.【参考答案】B【解析】8086最小模式由CPU自身产生总线控制信号，适用于单处理器系统。最大模式通过8288总线控制器产生控制信号，支持多处理器系统和更复杂的总线控制，适用于多处理器环境。40.【参考答案】D【解析】常见的寻址方式包括立即寻址、寄存器寻址、寄存器间接寻址、直接寻址、基址变址寻址和位寻址等。浮点寻址不是标准的寻址方式分类，浮点数运算属于数据处理范畴。41.【参考答案】A【解析】在独立编址方式下，I/O端口地址使用16位地址线，地址范围为0000H~FFFFH，共64KB。内存地址空间通常为1MB（8086）或更大，两者独立编址不互相影响。42.【参考答案】B【解析】在保护模式下，段选择子（SegmentSelector）用于索引全局描述符表（GDT）或局部描述符表（LDT），从中获取段基址、段限长和访问权限等信息。段选择子存放在段寄存器中。43.【参考答案】B【解析】接口电路中的缓冲器主要用于提高信号驱动能力，使信号能可靠传输到目标设备；同时实现电气隔离，防止前后级电路相互干扰，保证信号完整性。44.【参考答案】B【解析】8086CPU采用20位地址总线，物理地址由段基址左移4位加上偏移地址得到。内存访问时，地址总线必须发送完整的20位物理地址才能准确定位存储单元。45.【参考答案】C【解析】USB（通用串行总线）支持热插拔，可在不关闭系统电源的情况下连接或断开设备。ISA和EISA为早期总线标准，不支持热插拔；PCI支持即插即用但不支持带电插拔。46.【参考答案】B【解析】SRAM（静态随机存取存储器）利用触发器电路保存数据，无需刷新即可保持信息，速度较快但集成度低、成本高。DRAM利用电容存储电荷，需要定期刷新，集成度高、成本低。47.【参考答案】B【解析】IP寄存器始终指向下一条要执行的指令在代码段中的偏移地址。CPU根据CS:IP确定下一条指令的物理地址，执行完当前指令后IP自动更新。48.【参考答案】B【解析】中断向量表存放在内存低地址区（00000H-003FFH），共256个中断类型号。每个表项存放对应中断服务程序的入口地址（CS和IP），中断响应时CPU据此跳转。49.【参考答案】C【解析】保护模式下每个段描述符长48位，包含段基址、段限长和段属性等信息。32位段基址占20位，段限长占20位，其余为属性字段。描述符表项共256个，每个64位（含对齐）。50.【参考答案】B【解析】独立编址为I/O端口分配独立的地址空间，CPU通过专门的I/O指令访问。Intel8086采用此方式。统一编址则将I/O设备寄存器纳入内存地址空间，用访问内存指令操作I/O。51.【参考答案】B【解析】DMA（直接存储器访问）控制器允许外设与内存之间直接传输数据，无需CPU干预。CPU仅在传输开始前设置参数、传输结束后处理结束信号，大大提高了数据传输效率。52.【参考答案】B【解析】8259A是Intel公司生产的可编程中断控制器，用于管理多个外部中断请求，确定中断优先级并通知CPU。最多可级联64路中断源，支持全嵌套、优先级等中断处理方式。53.【参考答案】C【解析】8255A方式0为基本输入输出方式，PortA、B、C均可独立配置为输入或输出，无握手信号，适用于简单并行数据传输场合。方式1为选通输入/输出，方式2为双向总线。54.【参考答案】C【解析】存储器层次结构中，CPU寄存器位于处理器内部，直接参与指令执行，速度最快。其次是Cache，再次是主内存，最后是外存如硬盘。速度与容量、成本呈反向关系。55.【参考答案】B【解析】BIOS（基本输入输出系统）存储在ROM或Flash存储器中，掉电后信息不丢失。BIOS包含系统自检、引导程序和设备驱动程序，是计算机启动时最先执行的固件程序。56.【参考答案】B【解析】20条地址总线可产生2的20次方种地址组合，即1MB（1024KB）的寻址空间。从00000H到FFFFFH，这是8086处理器的最大物理地址空间。57.【参考答案】B【解析】异步通信每个字符独立发送，以起始位开始、停止位结束，无需统一时钟信号。同步通信则需要收发双方保持时钟同步，以数据块为单位传输，效率较高但实现复杂。58.【参考答案】A【解析】GDTR（全局描述符表寄存器）存放全局描述符表（GDT）的基址和限长信息。CPU通过GDTR定位GDT，从中查找段描述符以完成段的段基址和限长检查，实现段式内存管理。59.【参考答案】C【解析】8253包含3个独立的16位计数通道，每个通道可独立配置工作方式和初值。通常通道0用作系统时钟，通道1用于DRAM刷新，通道2驱动PC扬声器发声。60.【参考答案】B【解析】I2C总线采用主从结构，只有主控设备能发起传输。使用两根线（SDA数据线、SCL时钟线）连接多个从设备，通过设备地址区分不同从机，广泛应用于低速外设互联。61.【参考答案】B【解析】可屏蔽中断可通过IF标志位屏蔽，由中断屏蔽寄存器控制。不可屏蔽中断（NMI）不能被屏蔽，通常用于电源故障等紧急事件，优先级高于可屏蔽中断，必须由硬件触发。62.【参考答案】B【解析】程序查询方式CPU需不断轮询设备状态，占用大量CPU时间。中断方式设备准备好后主动向CPU发出请求，CPU在处理完当前指令后即可响应，大幅提高了CPU利用率。63.【参考答案】A【解析】PC/AT总线（16位ISA总线）是在8位ISA总线基础上发展而来，增加了16位数据线，适配286及以上处理器。它是AT兼容机的主流总线标准，为后续总线技术奠定基础。64.【参考答案】C【解析】8086CPU的EU（执行单元）负责指令译码和执行算术逻辑运算，不包含取指功能；BIU（总线接口单元）负责取指、地址计算及访问内存/I/O端口。EU和BIU采用流水线工作方式，可并行操作——BIU在取指的同时EU可执行当前指令，从而提高了CPU的整体执行效率。选项A混淆了功能归属，B描述相反，D错误因为EU不能直接访问内存。65.【参考答案】B【解析】8086有20根地址线，可寻址范围为2的20次方，即1MB。其数据总线为16位，内部寄存器也是16位结构，但外部地址总线为20根。这是8086架构的一个重要特征。分段寻址机制（CS、DS、SS、ES四个段寄存器配合偏移地址）用于生成20位物理地址：物理地址=段基址×16+偏移地址。66.【参考答案】B【解析】8086在中断响应周期通过INTA引脚向外设发出两个低脉冲信号，BIU会在每个INTA脉冲期间从总线上读取一个字节（共两个字节，即中断向量），然后从内存中断向量表（0000H~03FFH）中取出对应的中断服务程序入口地址（IP和CS），自动完成跳转准备。保存FLAGS由硬件自动完成，不是BIU直接操作；执行中断服务程序是EU的任务。67.【参考答案】A【解析】8086采用分段管理机制，每个逻辑段由段寄存器和偏移地址共同定位。由于偏移地址为16位，最大偏移量为FFFFH（65535），因此每个段的最大长度为64KB。8086共有四个16位段寄存器（CS、DS、SS、ES），每段不超过64KB，但所有段的组合可覆盖整个1MB的物理地址空间。68.【参考答案】C【解析】8086采用独立的I/O编址方式，I/O地址空间为64KB（0000H~FFFFH），通过IN和OUT指令与外设进行数据传送。注意：8086的地址线A0~A15用于I/O地址的低16位，实际可使用全部64KB地址空间。8080/8085采用统一编址而8086采用独立编址，这是两者的区别之一。69.【参考答案】B【解析】ALE（AddressLatchEnable，地址锁存允许）信号在8086最小系统中用于控制地址锁存器（如74LS373/74LS573）。在总线周期初期，地址/数据线复用（AD0~AD15），ALE的高电平期间外部锁存器将地址信息锁存，之后地址线转为数据传送用途，从而实现地址与数据的分离。70.【参考答案】B【解析】READY引脚用于实现CPU与慢速存储器或I/O端口之间的握手同步。当外设响应速度较慢时，可通过拉低READY信号使8086插入等待状态（T_WAIT），从而扩展系统对慢速器件的兼容性。该信号由外部硬件电路控制，CPU在每个总线周期采样READY信号以确定是否需要插入等待周期。71.【参考答案】B【解析】8086的堆栈向低地址方向增长，SP始终指向当前栈顶元素的地址。PUSH操作先将SP减2，再将数据存入SP指向的位置；POP操作先从SP指向的位置取出数据，再将SP加2。选项B表述不够准确，SP指向栈顶元素的地址，但需明确堆栈是向下增长的，且B的说法容易引起误解，结合其他选项分析，B是相对最不准确的描述。实际上正确答案是：SP指向的是栈顶元素所在位置，该描述本身无误，但本题中B是最合适的错误项——更准确的说法是SP指向当前栈顶单元。72.【参考答案】A【解析】8086中断向量表位于内存最低端00000H~003FFH，每个中断向量占4个字节（低地址存偏移地址IP，高地址存段地址CS）。中断类型码N对应的向量地址为N×4，因此类型码0BH对应0BH×4=2CH，物理地址范围为0002CH~0002FH。73.【参考答案】B【解析】8086响应中断时，硬件自动完成以下操作：首先pushFLAGS（保存标志寄存器），然后清除TF（陷阱标志）和IF（中断允许标志）以屏蔽可屏蔽中断和单步中断，再pushCS和IP（保存当前指令地址），最后从中断向量表中读取新CS:IP。所以最先执行的是保存FLAGS并清除相关标志。74.【参考答案】B【解析】8255A有三种工作方式：方式0为基本输入/输出方式；方式1为选通输入/输出方式，支持握手信号；方式2为双向总线I/O方式，仅PortA支持。8255A有三个8位I/O端口（A口、B口、C口），其中C口可分时用于A口和B口的控制/状态信号。控制字包括方式选择控制字和C口位控方式控制字两种。75.【参考答案】B【解析】8255A在方式1（选通方式）下，PortA的6条线（PA0~PA5）和PortB的4条线（PB4~PB7）可分别作为各自端口的握手信号（STB、IBF、OBE、INTR等）。PortB的PB7~PB4作为PortB的中断控制信号线，而PB3~PB0可以作为基本I/O使用。C口的部分引脚也可参与握手。76.【参考答案】B【解析】8253每个计数器的最大分频系数为65536（16位计数器），其输出频率取决于初值设置。但就计数器的计数能力而言，它可接受的最高时钟频率受芯片本身性能限制，一般约为原时钟频率的1/4左右。当计数初值为1时输出频率等于时钟频率，实际应用中需根据具体芯片规格书确定。本题重点考查8253各计数器独立工作的特性。77.【参考答案】B【解析】8253方式3为速率发生器，通常输出占空比50%的方波。但当计数初值N为奇数时，输出方波的高电平和低电平时间不等，占空比不为50%：前(N-1)/2个时钟周期输出高电平，接着(N+1)/2个时钟周期输出低电平（或相反，取决于具体实现）。N为偶数时占空比才严格为50%。78.【参考答案】C【解析】8251A是通用同步/异步通信接口芯片，支持异步通信和同步通信两种工作方式。异步方式适用于串口通信，可设置不同的波特率和数据格式；同步方式可用于连接同步外设如磁盘驱动器等。8251A通过控制字配置工作模式、字符格式、波特率因子等参数，是微机系统中常用的串行通信接口芯片。79.【参考答案】C【解析】MC146818（或兼容芯片如DS12887）是IBMPC/AT系列计算机中常用的实时时钟/日历芯片，它通过IRQ8中断周期性更新系统时间，并通过I/O端口（70H~71H）与CPU通信。该芯片内置了秒、分、时、日、月、年等时间信息以及闹钟功能，即使系统断电也能依靠后备电池持续运行。80.【参考答案】B【解析】DMA传输方式允许外设与内存之间直接进行高速数据传送，整个过程无需CPU参与指令执行。CPU仅在传输开始前初始化DMA控制器、设置传输参数（源地址、目的地址、传输字节数），传输完成后DMA控制器发出中断通知CPU。DMA控制器接管总线后，以接近内存访问的速度进行数据传输，大大提高了系统效率。81.【参考答案】C【解析】当8237A发出HLDA（HoldAcknowledge）应答前，需要先接收到HOLD请求信号。8237A在检测到HOLD有效后的下一个时钟周期上升沿锁存HOLD信号，再经过几个时钟周期的同步处理（通常3个时钟周期），8237A才发出HLDA信号确认已获得总线控制权。这是一个同步时序问题，确保了总线切换的可靠性。82.【参考答案】B【解析】RAS（RowAddressStrobe，行地址选通）是动态RAM（DRAM）操作中的关键控制信号。DRAM的地址引脚分时复用输入行地址和列地址，RAS有效时锁存行地址，之后CAS有效时锁存列地址。这是DRAM与SRAM的重要区别之一，8086系统扩展DRAM存储器时需要提供RAS和CAS信号。83.【参考答案】B【解析】8086的数据总线为16位，内存以字节为单位编址。为提高数据传输可靠性，8086系统采用奇偶校验机制：偶地址单元存放实际数据字节，奇地址单元存放该校字节的奇偶校验位。这样每个字节数据连同其校验位一起构成完整的存储单元内容，CPU在读写时自动进行奇偶校验检测。

</parameter>84.【参考答案】D【解析】微型计算机系统中，CPU与外设之间的数据传送方式包括程序直接控制方式（轮询）、中断驱动方式和DMA方式。程序直接控制方式最简单但效率低；中断方式提高了CPU利用率；DMA方式适合大批量数据传输，三者都是常用的I/O数据传送方式。85.【参考答案】B【解析】8086CPU有20根地址线，可寻址空间为2的20次方，即