CN119486105A 半导体结构及其制造方法 （长鑫科技集团股份有限公司）

接触层构成位线结构，第一方向和第二方向相2对所述基底进行图形化处理，以形成多个自所述基底顶面向所述基底内延伸的凹槽，形成沿第二方向延伸的位线柱，所述位线柱与至少一个所述位线接触形成填充满所述凹槽剩余部分的所述位线接触层，所述位线接触层和形成与沿所述第二方向间隔排布的多个所述位线接触层均接触连接的所所述位线柱和与其接触连接的多个所述位线接触层构成一所述位线形成填充满沿所述第二方向间隔排布的多个所述凹槽剩余述位线接触层还位于所述基底顶面上以及沿所述在所述位线接触层远离所述基底的一侧形成所述位线柱，5.根据权利要求1至4中任一项所述的制造方以所述第一介质层为刻蚀停止层，对所述第一侧壁膜和所述第二侧壁膜进行回刻蚀，6.根据权利要求1至4中任一项所述的制造方法，其3去除位于所述第二介质层侧壁的所述第一侧壁膜，剩余所述第一侧壁膜作为所述形成第二侧壁膜，所述第二侧壁膜保形覆盖所述第一子凹槽内壁、所述所述去除位于所述第二介质层侧壁的所述第一侧壁膜，包括：以所述第一介形成位线接触膜，所述位线接触膜填充满所述第三子凹槽和位于所述第一介质层顶形成位线接触膜，所述位线接触膜填充满所述第三子凹槽和位于所述第一介质层顶形成位于所述位线柱侧壁的第一侧墙层，所述第一侧墙层还至少位形成位于所述第一侧墙层远离所述位线柱的一侧的第二侧墙层，具有凹槽的基底，所述凹槽自所述基底顶面向所述基底内延沿第二方向延伸的位线柱，所述位线柱与至少一个所述位4所述位线接触层沿所述第二方向延伸，且填充满沿所述第二方向凹槽的剩余部分，一所述位线柱和与其接触连接的一所述位线接触层构成一所述位线结第二侧墙层，位于所述第一侧墙层远离所述位线柱的一侧，还位5存储代表存储程序和各种数据信息的电荷，晶体管是控制电容器的电荷流入和释出的开[0005]根据本公开一些实施例，本公开实施例一方面提供一种位线柱和与其接触连接的多个所述位线接触层构成一所述位线6触层填充满沿所述第二方向间隔排布的多个所述第三7层和第二侧壁层有效避免位线接触层与后续在基底上形成的其他导电结构之间不必要的8[0025]图4至图29为本公开一实施例提供的半导体结构的制造方法中各步骤对应的剖面[0029]结合参考图1和图2，对初始位线接触层13和初始位线层1基底顶面10a上的初始位线接触层13的深度低于刻蚀位于凹槽12中的初始位线接触层13的出的凹槽12中形成隔离层时，刻蚀残留物会破坏隔离层对为位线结构15的隔离保护效果，层和第二侧壁层有效避免位线接触层与后续在基底上形成的其他导电结构之间不必要的9施例提供的半导体结构的制造方法进行详细说明。图3为本公开一实施例提供的半导体结构的制造方法的一种流程图；图4至图29为本公开一实施例提供的半导体结构的制造方法绘制的位线BL和字线WL仅为表明位线BL、字线WL和有源区110三者在俯视视图中的相对位向X和第二方向Y位于一个平面中。可以理解的是，将沿第二方向Y间隔排布的多个有源区排布或呈其他的排布方式，可根据实际需求调整多个有源区110的排布方式，在此不做限[0041]S102：结合参考图5至图6，对基底100进行图形化处理，以形成多个自基底顶面的部分区域和第三部分150的部分区域分别与两[0052]在一些实施例中，形成凹槽120、第一介质层106和第二介质层116的步骤可以包骤中，还对第一介质膜和第二介质膜进行图形化处理，剩余第一介质膜作为第一介质层[0054]S103：参考图8至图17，在凹槽侧壁120b依次形成第一侧壁层101和第二侧壁层后续形成的位线接触层与后续在基底100上形成的其他导电结构之间不必要的电连接现象侧壁膜112和部分有源区110共同围成[0071]结合参考图15和图16，形成第三介质层126，第三介质层126填充满第二子凹槽[0073]在一些实施例中，去除第二介质层116以及对第一侧壁膜111和第二侧壁膜112进线接触层103的材料为多晶硅等半导体材料可以降低最终形成的位线结构与有源区110之现上宽下窄的形貌，有利于使得基于凹槽120形成的位线接触层103呈现上宽下窄的形貌，[0083]以下通过两种实施例对形成位线接触层103和位线柱104的工艺步骤进行详细说间隔排布的多个位线接触层103均接触连接的位线柱104，一位线柱104和与其接触连接的基底顶面100a上的正投影面积可以小于等于位线接触层103在基底顶面100a上的正投影面证后续在形成的隔离层完全覆盖位线结构105露出的表面，且在后续形成位于相邻位线结间隔排布的多个导电层154和沿第一方向X间隔排布的多个隔离层164，一扩散阻挡层144、一导电层154和一隔离层164构成以位线置导电层154的材料为金属材料有利于提高位线结构105整体传槽150和位于第一介质层106顶面；结合参考图18和图24，对位线接触膜113进行图形化处中具有沿第一方向X间隔排布的多个有源区110以及位于相邻有源区110之间的浅沟槽隔离[0106]在一些实施例中，位线柱104和位线接触层103在基底顶面1上的正投影位于位线接触层103在基底顶面100a上的正投影中，且位线柱104在基底顶面100a上的正投影面积小于位线接触层103在基底顶面100a上的正投影面积，即位线接触层103的顶面的部分区域未被位线柱104遮盖，则第一侧墙层107在位于第一侧壁层顶面101a的同时还位于未被位线柱104遮盖的位线接触和第一侧壁层101均接触连接，使得可以通过第一侧墙层107和第一侧壁层101共同覆盖位续形成的电容结构之间的绝缘效果，以及有效避免相邻的位线结构105之间出现短接。其硅层有利于提高组合侧墙层整体的介电常数，以提高位线结构105与后续形成的电容结构源区110接触连接的位线接触层103，且在凹槽侧壁120b和位线接触层103之间形成第一侧101和第二侧壁层102有效避免位线接触层103与后续在基底100上形成的其他导电结构之[0112]本公开另一实施例还提供一种半导体结构，通过前述实施例提供的制造方法形侧壁的一侧；位线接触层103，至少填充满凹槽120剩余部分；沿第二方向Y延伸的位线柱[0115]在一些实施例中，参考图21或图23，位线接触层103和凹槽120(参考图6)一一对与其接触连接的多个位线接触层103构成一位线基底顶面100a上的正投影中，且位线柱104在基底顶面100a上的正投影面积小于等于位线[0123]在另一些实施例中，位线柱104和位线接触层103在基底顶面100a上的正投影重基底顶面100a上的正投影中，且位线柱104在基底顶面100a上的正投影面积小于位线接触层103在基底顶面100a上的正投影面积，即位线接触层103的顶面的部分区域未被位线柱104遮盖，则第一侧墙层107在位于第一侧壁层顶面101a的同时还位于未被位线柱104遮盖[0126]综上所述，第一侧壁层101和第二侧壁层102有利于避免位线接触层103与后续在101和第二侧壁层102有效避免位线接触层103与后续在基底100上形成的其他导电结构之从而有利于提高位线柱104和位线接触层103之间的对准精度，以及有利于提高位线柱104[0127]本领域的普通技术人员可以理解，上述各实施方式是实