CN119486123A 存储装置及其制备方法 （深圳市昇维旭技术有限公司）

源层的漏极端连接的水平延伸部；在竖直方向一侧。本发明还提供了一种存储装置的制备方2设置在所述绝缘表面上的至少一层存储器件层，所述存储器件层包所述第二栅电极还包括水平延伸部，所述水平延伸部与所述第一有源层的漏极端连所述第一栅电极连接写入字线，所述第一源电极连接写入位线，所述3.根据权利要求1或2所述的存储装置，所述写入字线和所述读取位线均设置多条，所述写入字线和所所述写入位线和所述读取字线均设置多条，并在所述第一水平方向上交4.根据权利要求1或2所述的存储装置，其所述第二源电极和所述第一源电极位于同层，且所述第二源电极与所述第二漏电极与所述读取位线形成为一体，所述第二漏电极与所述3所述第二有源层与所述第二源电极、所述第二栅电极、所述第二漏电所述第二栅电极平行于所述读取位线延伸方向的相对两边，分别与所述读所述第二栅电极与所述写入位线、所述读取字线交叠，且所述第所述第一有源层为筒形结构，所述筒形结构对应于所述第一有源层漏极端所述多层存储器件层的至少一层中第一有源层为槽形结构，所述存储装置还包括绝缘隔离层，所述绝缘隔离层设置于相邻的两多层所述存储器件层沿竖直方向划分出至少一共用单且所述两层相邻存储器件层中的一者中，所述第一有源层为槽形结构，所述两层相邻存储器件层中的另一者中，所述第一有源层为筒形结构，所对应于所述第一有源层漏极端的端部贯穿所述所述绝缘隔离层设置于所述共用单元和与所述共用单元相邻的所述存储416.一种存储装置的制备方法，用于制备根据权利要求1至15任一项所述的存储装置，S22.形成贯穿所述第一隔离绝缘层、所述第一图案S24.形成贯穿所述第二隔离绝缘层、所述第一源电极和所述第一隔离绝缘层的第二S25.制备第四导体层并对所述第四导体层执行第三图案化工艺以形成所述写入字线，S221.沉积第二栅极绝缘层材料，所述第二栅极绝缘层材料覆盖所述第一隔离绝缘层S222.在所述第二栅极绝缘层侧壁和所述第一孔的底面所围成的槽内填充第二有源层5S26.制备第一导体层并对所述第一导体层执行第一图案化工艺以形成所述写入字线，S27.在所述第一隔离绝缘层远离所述写入对所述第三导体层执行第三图案化工艺以形成第二图案化导体层，所体层与所述第一源电极和所述第二源电极在所述第一形成贯穿所述第二图案化导体层或所述第三导体层、所述第一隔离绝层或所述第三导体层的上表面延伸至贯穿所述第三孔底部、暴露所述写入字线的第四孔，S28.形成覆盖所述第二图案化导体层以及所述第S29.在所述第二绝缘层远离所述写入字线一侧形成第四导S281.沉积第二栅极绝缘层材料，所述第二栅极绝缘层材料覆盖所述第二绝缘层上表S282.在所述第二栅极绝缘层侧壁和所述第五孔的底面所围成的槽内填充第二有源层6器)逐渐从1T1C(1Transistor1Capacitor，单晶体管单电容)结构向2T0C(2Transistor0Transistor，双晶体管无电容)结构转变，2T0C结构的DRAM包括写入晶体管(Write[0007]设置在所述绝缘表面上的至少一层存储器件层，所述存储器件层包括存储单元、7向上排布的多个所述读取晶体管的所述第二漏极的相对表面之间的距离，小于所述第一源电极与所述水平延伸部的相对表面之间的距[0023]所述第一有源层与所述第一源电极、所述水平延伸部在所述衬底上的正投影交89[0054]S25.制备第四导体层并对所述第四导体层执行第三图案化工艺以形成所述写入[0056]S221.沉积第二栅极绝缘层材料[0057]S222.在所述第二栅极绝缘层侧壁和所述第一孔的底面所围成的槽内填充第二有[0059]S26.制备第一导体层并对所述第一导体层执行第一图案化工艺以形成所述写入化导体层与所述第一源电极和所述第二源电极在所述第[0066]S281.沉积第二栅极绝缘层材料[0067]S282.在所述第二栅极绝缘层侧壁和所述第五孔的底面所围成的槽内填充第二有并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字意识到其它工艺的应用和/或其它材料的使[0093]3DDRAM存储装置包括在垂直或近似垂直于衬底的方向(例如Z轴方向)上堆叠的取晶体管。写入晶体管的漏极连接至读取晶体管的栅极，读取字线(ReadWorldLine，RWL)、读取位线(ReadBitLine，RBL)、写入字线(WriteWordLine，WWL)与写入位线导体衬底201靠近存储器件层100一侧的绝缘层202，绝缘层202远离半导体衬底201的表面[0101]在一个实施例中，绝缘层202可以包括本领域常用的绝缘材料，例如二氧化硅2x)等。[0103]参见图2a与图3a所示实施例，写入晶体管111包括第一栅电极1111、第一有源层在衬底200上，第一有源层1112设置于第一栅电极1111的至少部分外围，第一栅极绝缘层1113设置于第一栅电极1111和第一有源层1112之间，第一源电极1114连接于第一有源层[0104]参见图2b与图3b所示的本发明另一实施例中，写入晶体管111包括：第一栅电极[0111]写入字线120与存储单元110中的写入晶体管111的栅极电连接，且进行写入操作时，通过写入字线120施加电压使得写入晶体管111开启。即写入字线120为与写入晶体管开启时，通过写入位线130施加电压以通过写入晶体管111对存储节点SN进行充电或放电，位线130为与写入晶体管111的源极电连接，在写入晶体管111开启时施加电压以通过写入[0118]也即，本发明的存储单元110中的写入晶体管111与读取晶体管112都是垂直沟道极1111连接，读取位线150与在第一水平方向上排布的多个读取晶体管112的第二漏电极隔设置、第二水平方向上延伸，写入位线130与在第二水平方向上排布的多个写入晶体管111的第一源电极1114连接，读取字线140与在第二水平方向上排布的多个读取晶体管112线150能够与沿第一水平方向间隔排布的多个读取晶线150的材料可以与第二漏电极1125的材料相同，读取字线140的材料可以与第二源电极以和与其连接的第一源电极1114形成为一体，读取位线150可以和与其连接的第二漏电极可以和与其连接的第二漏电极1125形成为一体，读取字线140可以和与其连接的第二源电线140与第二源电极1124形成为一体，由此可以在一次图案化膜层制备工艺中即完成写入[0142]另外，写入字线120的材料可以与第一栅电极1111的材料相同或不同，读取位线第一栅电极1111和第二栅电极1121的材料以实现写入晶体管111和读取晶体管112良好的[0147]另外，第一有源层1112、第二有源层1122包括氧化物半导体材料，第一有源层[0148]在本发明实施例中，第一有源层1112与第二有源层1122的材料为氧化铟镓锌存储单元110在第一水平方向和第二水平方向表面与第二栅电极1121之间间距相同，则降低写入晶体管111漏电流的同时也提高了读取第二栅电极1121的相对表面之间的距离小于第一源电极1114与水平延伸部11211的相对表1122远离第二栅电极1121的表面和第二栅电极1121靠近第一源电极1114一侧表面之间的二有源层1122远离第二栅电极1121的表面相比于第一孔7的开口更靠近第二栅电极1121，一源电极1114与水平延伸部11211的[0160]示例地，可以过使得第二有源层1122远离第二栅电极1121的表面相比于第一孔7的表面以及第二栅极绝缘层远离第二栅电极1121的一端，均相比于第一孔7的开口更靠近面之间的距离及第一源电极1114与水平延伸部11211的相面之间的距离及第一源电极1114与水平延伸部11211的相[0168]第一有源层1112与第一源电极1114、水平延伸部11211在衬底200上的正投影交[0169]第二有源层1122与第二源电极1124和第二漏电极1125在衬底200上的正投影交[0170]同时，第二有源层1122和第二栅极绝缘层1123共同组成的结构，与第二栅电极1211在衬底200上的正投影交叠，使得第二栅电极1121至少部分地位于第二有源层1122的投影，落入写入位线130、水平延伸部11211在衬底200的正投影交叠范围内，第二有源层栅电极1121和读取位线150三者在衬底200的正投影交叠范[0175]第二栅电极1121平行于读取位线150延伸方向上的相对两边与读取位线150的相[0180]示例地，制备第二栅电极1211的过程中，第二栅电极1211沿X轴方向延伸的两条[0183]其中，槽形结构可以理解为U形有底结构，即第一有源层1112具有与水平延伸部[0186]请参阅图6，存储装置1000包括多层存储器件层100，多层存储器件层100竖直地示存储单元的存储器件层100，但本发明不以此为限，存储装置1000中的多个存储器件层的存储器件层100，或存储装置1000中的多个存储器件层100中的部分存储器件层100为包[0189]不同存储器件层100中，第一水平方向可相同或不同，第二水平方向可相同或不器件层100的至少一层中第一有源层1112为槽形结构，槽形结构的底端接触或埋入水平延层存储器件层100的至少另一层中第一有源层1112为筒形结构，筒形结构对应于第一有源[0191]具体地，每个共用单元300可包括在竖直方向上呈镜像设置的至少两个存储单元平及竖直方向阵列堆叠的存储结构来说，共用单元300的设计能够在保证不影响存储装置1000的存储密度的情况下，减少一层写入字线120或读取位线150的设置，简化存储装置[0195]其中，绝缘隔离层160用于绝缘隔离共用单元300和与共用单元300相邻的存储器300相邻的存储器件层100之间发生短路，共用单元300中存储器件层100和与共用单元300[0198]在一些实施例中，外围电路设置于半导体衬底201中，但本发明不对此作具体限单元300和与共用单元300相邻的存储器件层100之间共用读取位线150后在衬底200上竖直两个存储单元110，该两个存储单元110共用读取位线150，而分别位于相邻两个共用单元共用单元300和与共用单元300相邻的存储器件层100中的两个竖直方向上呈镜像设置的两[0201]相比于直接将存储单元110在水平及竖直方向阵列堆叠的存储结构来说，共用单元300之间共用读取位线150或写入字线120的设计能够在保证不影响存储装置1000的存储[0202]本发明实施例的存储装置1000的制备方法用于制备根据上述任一项的存储装置100具体可包括在第一表面101上制备至少一第一存储器件层100，制备至少一第一存储器面101制备了至少一存储器件层100后，在最顶层的存储器件层100上表面制备绝缘隔离层层沉积(AtomicLayerDeposition，ALD)、物理气相沉积(PhysicalVaporDeposition，体层4被第一缝隙分割为呈条状的、沿X轴方向延伸的多条读取位线150及第一图案化导体导体层5平行于读取位线150延伸方向上的相对两边与读取位线150的相对两边重叠。可以[0224]可以理解，空气隙的顶端低于第一隔离绝缘层6上表面，以利于后续工艺步骤执层1123的表面沉积半导体材料形成第二有源层1122，第二有源层1122与读取位线150电连[0231]在一些实施例中，第二有源层1122与第二漏电极1125之导体层5的第三缝隙，以形成第二栅电极1121、写入位线130、读取字线140、第一源电极绝缘层6和第一图案化导体层5。第二缝隙和第三缝隙使得第三导体层被分割为呈条状的、缘层3的部分深度中，以提高第三导体层和第一图案化导体层5被图案化至断开的可靠性，X轴及Y轴上阵列分布。而第一源电极1114与第二源电极1124分别位于写入位线130与读取层并对第四导体层执行第三图案化工艺以形成写入字线120，写入字线120与读取字线140位于第一隔离绝缘层6上表面以及位于第一孔7的底面的部分，形成位于第一孔7侧壁的第[0272]具体地，本发明实施例中的第二有源层1122形成于第二栅极绝缘层1123的内壁沉积的第二栅极绝缘层1123去除的同时去除与第一隔离绝缘层6的上表面上沉积的第二栅极绝缘层1123，去除完成后所形成的位于第一孔7侧壁上的第二栅极绝缘层1123即为筒形[0274]步骤S222：在第二栅极绝缘层1123侧壁和第一孔7的底面所围成的槽内填充第二刻蚀至其顶面低于第一隔离绝缘层6的上表面，制备得到图5a所示实施例的第二有源层[0276]在一些实施例中，回刻蚀第二有源层1122材料的同时也回刻蚀第二栅极绝缘层100具体可包括在第一表面101上制备至少一第一存储器件层100，制备至少一第一存储器字线120的表面制备第二导体层4，并执行第二图案化工艺以形成写入位线130、读取字线[0280]示例地，制备第一导体层2包括在第一衬底1的第一表面10面101制备了至少一存储器件层100后，在最顶层的存储器件层100上表面制备绝缘隔离层[0286]在一些实施例中，第一绝缘层3未填满缝隙，从而使得缝隙中形成空气隙(air[0290]如图20b(图20b为图20a中H_H向的剖面示意图)所示，第一导体层2通过第一图案[0291]如图23b(图23b为图23a中I_I向的剖面示意图)所示，第二导体层4通过第二图案[0297]对第三导体层8执行第三图案化工艺以形成第二图案化导体层12，第二图案化导体层12与第一源电极1114和第二源电极1124在第一衬[0298]形成贯穿第二图案化导体层12或第三导体层8、第一隔离绝缘层6、第一源电极14侧壁依次形成第一栅极绝缘层1113以及连接写入字线120导体层12或第三导体层8的上表面延伸至贯穿第三孔13底部、暴露写入字线120的第四孔[0306]第二图案化导体层12用于形成后续的第二栅电极1121(包括水平延伸部11211)，因此第二图案化导体层12与第一源电极1114和第二源电极1124在第一衬底1上的正投影交叠，以使后续所形成的第二栅电极1121在正投影上能够覆盖包括写入位线130及读取字线图29a中J_J向的剖面示意图)所示，第二图案化导体层12沿Y轴方向延伸且沿X轴方向间隔13贯穿了写入位线130且第一栅极绝缘层1113沿第四孔14的孔壁制备，由此避免第一栅电[0313]在本发明实施例中，第一栅极绝缘层1113与第一栅电极1111可通过沉积工艺形[0318]其中，第二绝缘层16可通过沉积工艺形成，如化学气相沉积(CVD)、原子层沉积度来降低读取位线150与第二栅电极1121[0320]在本发明实施例中，第五孔17用于容纳读取晶体管112的第二有源层1122和第二[0321]在本发明实施例中，第二栅极绝缘层1123与第二有源层1122可通过沉积工艺形[0331]通过第三图案化工艺形成的第四缝隙的延伸方向为X轴方向，将第四导体层11分Y轴方向延伸的第五缝隙，形成第一隔离绝缘层6填充第五缝隙并覆盖第三图案化导体层，在第一隔离绝缘层6上方形成第三导体层8，执行图案化以使得第三导体层8形成为第二图接第二源电极1124的第二有源层1122[0340]具体地，本发明实施例中的第二有源层1122形成于第二栅极绝缘层1123的内壁上沉积的第二栅极绝缘层1123去除的同时去除与第一隔离绝缘层6的上表面上沉积的第二形结构。可以根据回刻蚀的深度调节读取晶体管11[0344]在一些实施例中，回刻蚀第二有源层1122材料的同时也回刻蚀第二栅极绝缘层[0347]本发明一实施例提供的对存储单元110进行写操作的步骤可以包括：对写入字线