CN119486252A 半导体器件及其制备方法 （芯联集成电路制造股份有限公司）

本发明提供了一种半导体器件及其制备方隔层，衬底被划分为用于形成BCD器件的第一区域和用于形成SGT器件的第二区域，第一区域的基底层中设置有BCD结构，第二区域的基底层中成图形化的光刻胶层于第二区域的第一SGT结构以及第一区域的BCD结构上方的间隔层上，并对间隔层进行刻蚀，以露出部分基底层以及第二还形成在露出的第二SGT结构上。本发明在不增2提供衬底，所述衬底包括基底层以及位于所述基底层上的间隔层，所述形成图形化的光刻胶层于所述第二区域的第一SGT结构以及第一区域的BCD结构上方形成控制栅极于部分所述BCD结构上方的间隔层上并延伸至部分露出的基底层上，所2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述基底层的材料包括3.如权利要求1所述的半导体器件的制备一屏蔽栅极以及包覆所述第一屏蔽栅极的第一介质层；所述第二SGT结构包括第二屏蔽栅8.如权利要求7所述的半导体器件的制备方法，9.如权利要求1所述的半导体器件的制备方法，其特征3计和外围芯片更简洁等特点，快速发展为功率集成IC领域的主流技术。BCD技术中的逻辑电路中；DMOS具有高功率(高电压)特性，常用作开关作用。SGT(ShieldedGate[0005]为了实现上述目的以及其他相关目的，本发明提供了一种半导体器件的制备方形成图形化的光刻胶层于所述第二区域的第一SGT结构以及第一区域的BCD结构形成控制栅极于部分所述BCD结构上方的间隔层上并延伸至部分露出的基底层以及包覆所述第一屏蔽栅极的第一介质层；所述第二SGT结构包括第二屏蔽栅极以及包覆4图2是一种半导体器件的制备方法中形成图形化的光刻胶层后的产品结构示意图6是本发明一实施例的半导体器件的制备方法中执行步骤S1后的产品结构示意图7是本发明一实施例的半导体器件的制备方法中形成图形化的光刻胶层后的产图8是本发明一实施例的半导体器件的制备方法中执行步骤S2后的产品结构示意图9是本发明一实施例的半导体器件的制备方法中执行步骤S3后的产品结构示意图10是现有的半导体器件中的BCD器件与本发明实施例的半导体器件中的BCD器5[0017]以下结合附图和具体实施例对本发明提出的半导体器件及其制备方法作进一步步骤S01：提供衬底，所述衬底包括基底层01以及位于所述基底层01上的间隔层步骤S02：形成图形化的光刻胶层04于所述第二区域的第一SGT结构021上方的间步骤S03：形成控制栅极05于部分所述BCD结构023上并延伸至部分的露出的基底[0019]在步骤S01中，所述第一SGT结构021包括第一屏蔽栅极0211以及包覆所述第一屏步骤S2：形成图形化的光刻胶层40于所述第二区域的第一SGT结构21以及第一区域的BCD结构23上方的间隔层30上，并利用所述图形化的光刻胶层40为掩膜对所述间隔层步骤S3：形成控制栅极50于部分所述BCD结构23上方的间隔层30上并延伸至部分6位于所述基底层10上的间隔层30。本实施例的所述衬底可以为现有的VIP工艺中执行高密结构21以及第一区域的BCD结构23上方的间隔层30上，并利用所述图形化的光刻胶层40为的图形仅覆盖第一SGT结构21上方的光刻胶层相比，本实施例中的光罩的图形同时还覆盖[0025]本实施例利用所述图形化的光刻胶层40为掩膜刻蚀所述间隔层30的方法可以为隔层30会被刻蚀掉，而被所述图形化的光刻胶层40的图形覆盖的所述间隔层30会被保护，完全刻蚀，露出所述基底层10以及第二介质层222，且由于本实施例中的所述第二介质层屏蔽栅221。刻蚀工艺后所述第二屏蔽栅221上方保留的所述第二介质层222的厚度可以根7