集成电路制造技术 课件 第八章 设计制造一体化

集成电路制造技术第八章设计制造一体化一、DTCO概况二、DTCO流程三、DTCO关键环节一、DTCO概况设计制造一体化(designtechnologyco-optimization,DTCO）的目标是在设计工程师的需求和制造工程师的关注重点之间协商出一个更优的折衷方案。设计制造一体化的核心不是一个特定的解决方案，甚至不是一个严格的工程方法，它是设计师和制造工程师之间的桥梁，主要实现两个目标：1.实现具有竞争力的技术架构定义；2.避免由于激进的制造要求引起产品延期或者良率下降等风险。SiGe/Si传统平面工艺DTCO技术一、DTCO概况在传统平面工艺中，栅极间距是影响电路性能的关键因素。通过优化栅极间距，可以在提高性能的同时减少中继器的插入，从而实现电路面积的优化。这需要在设计早期对晶体管特性进行建模，并与制造工艺进行信息交互，以达到性能与可制造性的平衡。经典DTCO设计流程鳍形结构工艺DTCO技术一、DTCO概况FinFET特征：栅长、栅侧墙宽度、源漏接触区面积三个参数影响性能优化方法：微调鳍数量与位置建立标准单元库并评估关键单元整体性能目标：兼顾电路电性要求与工艺可行性环栅器件工艺DTCO技术一、DTCO概况纳米片环栅器件协同设计优化流程图在3nm及以下节点，环栅器件(GAAFET)成为主流。相比FinFET，环栅器件具备更强栅控能力和电流驱动能力，但结构更复杂，工艺难度更高。需在设计与制造早期通过DTCO优化器件结构与电路性能，实现性能、功耗与面积的平衡。流程以电路指标为导向，结合器件-工艺-电路多层次仿真与迭代优化，最终输出满足技术目标的器件与工艺方案。二、DTCO流程1.确定工艺设计目标工艺设计目标即新技术节点的设计规则文件，包括最小金属间距、栅宽等关键参数。初始版本通常来源于上一代技术节点规则的比例缩放，再结合器件性能和工艺可行性进行优化。主要考虑四个方面：缩放目标：确定新工艺金属层间距与上一代节点的比例。标准单元互连工艺：考虑局部互连、触孔及金属层连接方式。标准单元布局风格：单向/双向布局约束与轨道高度调整。可选结构：确定特定功能所需的器件和布局结构。二、DTCO流程如下图Intel14nm技术将22nm中的双向M1层分解为单向M0和M1层。虽然这种分解需要额外的金属层来实现标准单元，但如果适当优化，它可以实现标准单元高度缩放，使标准单元高度低于间距缩放(PitchScale)因子。这使间距缩放和金属轨道数量同时减少，以最小间距缩放实现模块面积的大幅减小成为DTCO的一个关键要素。缩放目标缩放对金属走向影响(a)Intel22nm双向M1层(b)Intel14nm高密度标准单元单向M0层(c)Intel14nm高密度标准单元单向M1层二、DTCO流程标准单元互连工艺

与或非门的缩放演变图(a)是高度为7.5track10nm工艺下的双向M1的与或非门(And-Or-Inverter,AOI)。图(b)-(d)为单向金属单元结构的演变，将标准单元内部的布线拆分为水平方向的M0层和垂直方向的M1层。图(e)通过金属间距和单元高度缩放实现了0.56倍面积缩减。随着局部互连、三维布线堆叠和工艺细节的共同优化，标准单元内部布线密度得到显著优化。二、DTCO流程标准单元布局风格(a)Intel轨道高度缩放vs技术节点(b)双向布局设计规则(c)单向布局设计规则图标准单元Track高度缩放是DTCO增强的一个重要组成部分。单向性布局仅对设计规则施加端到端的约束，如图(c)，而双向设计则同时施加端到端和端到侧的约束，如图(b)。端到侧约束限制了轨道高度(trackheight)，因此即使极紫外光刻(extremeultra-violet,EUV)具有卓越的光刻性能，标准单元设计也不会恢复到双向布局风格。二、DTCO流程可选结构

使用FEOL布线示例(a)典型FEOL结构(b)金属相对多晶硅无偏移

(c)通过更复杂的L形局部互连结构进行偏移多晶硅连接右图说明了NAND2标准单元的布局改变。(a)显示了典型前端制程(frontendofline,FEOL)结构。(b)和(c)说明了用局部互连替换这些连接的两个简单布局示例。假设局部互连本质上是双向的，会将其接触到的所有有源区和多晶硅相连。这一层的覆盖面积很广，因此需要在它和M1层之间添加VIA0层，以保持M1层的利用率。二、DTCO流程2.工艺结构设计在确定工艺设计目标后，需要进行工艺结构设计，以探索各种单元架构和器件结构，其核心目标是平衡光刻和工艺缩放约束，实现性能、功耗和面积的最优折衷。关键点：设计驱动的结构探索：关键参数包括栅长、多晶硅周期、金属间距等。设计规则优化：自动化探索布局，迭代评估规则违规与单元/芯片面积。二、DTCO流程3.标准单元与SRAM等库优化工艺结构设计完成后，需要对标准单元和SRAM等库进行优化，以提供协同设计空间。通过优化标准单元高度、引脚可访问性和电源轨道布局，实现性能、布线和面积的最优平衡。关键点：标准单元高度优化：根据模块需求选择合适的track数，提高面积利用率。引脚可访问性：每个引脚至少有3个接入点，以便详细布线。电源轨道设计：权衡宽度与布线资源，确保电迁移与IRdrop安全。二、DTCO流程4.模块级工艺优化进行模块级工艺优化，以确保标准单元优化在模块级的可布线性和性能有效性。关键点：布线资源管理：高密度金属层和单向布线限制引脚可访问性，需要合理分配布线资源。引脚访问优化：新增引脚访问点，减少局部布线冲突。机器学习辅助评估：加速模块级DTCO评估与迭代，提升优化效率。三、DTCO关键环节器件模型与标准单元库作为设计与制造的桥梁，提供关键器件参数（阈值电压、寄生电容、漏电流等）供设计者使用。设计者可向制造方反馈参数优化要求，实现器件模型和设计规则的早期优化。芯片制造流程：FEOL（前道工序）：优化器件结构与电学性能，建立准确模型。MOL（中间工序）：优化有源互连和栅互连层，确保设计