CN119495335A 存储器及其操作方法、存储器系统 （长江存储科技有限责任公司）

本公开实施例提供一种存储器及其操作方件；随机数据用于指示多个随机事件的当前状个存储单元中的每个存储单元和多个随机事件的电性参数分布，确定多个随机事件的相关程2将所述随机数据分别写入多个所述存储单元；其中，多个所述存储单元和多个所述随机事件中的每个所述随机根据多个所述随机事件在预设时间的所述当前状态生成一组所根据多个所述随机事件中的第一随机事件在预设时间的所述第一当前根据多个所述随机事件中的第二随机事件在预设时间的所述第二当前其中，所述第二当前状态和所述第一当前状态不同，所述第根据所述第一逻辑值的数量或所述第二逻辑值的数量，确定写入脉冲的脉宽和/或写转换电路，耦接所述公共源极线，所述转换电路被3放电电路，耦接所述第一节点，所述放电电路被配置调节电路，耦接所述第一节点，所述调节电路被配电压放电至所述第二电压的放电时间，调节所述写入脉冲的脉宽和/或所述写入脉冲的峰8.根据权利要求1所述的存储器，其特征在于，根据多个所述随机事件在第i个预设时间的所述当前状态生成第i组所述随机数据，i根据第i组所述随机数据中第一逻辑值的数量或第二逻辑值的数量M个相关级别中的每个所述相关级别和所述2M个阈值电压区间中的每个所根据所述存储单元所在的阈值电压区间，确定与所述存储单元将所述随机数据分别写入多个所述存储单元；其中，多个所述存储单元和多个所述随机事件中的每个所述随机根据多个所述随机事件在预设时间的所述当前状态生成一组所4根据多个所述随机事件中的第一随机事件在预设时间的所述第一当前根据多个所述随机事件中的第二随机事件在预设时间的所述第二当前其中，所述第二当前状态和所述第一当前状态不同，所述第根据所述第一逻辑值的数量或所述第二逻辑值的数量，确定写入脉冲的脉宽和/或写所述根据所述第一逻辑值的数量或所述第二逻辑值的数量，确定写入脉冲的脉宽和/所述计数电路根据所述公共源极线的电流，确定在所述预设时间内所述调制电路根据所述预设时间内选定的所述位线的数量，确定所所述计数电路根据所述公共源极线的电流，确定在所述预设时间内所述调制电路根据所述预设时间内选定的所述位线的数量，确定所所述放电电路将所述第一节点从所述计数电压放电至第所述调节电路根据所述第一节点从所述计数电5根据多个所述随机事件在第i个预设时间的所述当前状态生成第i组所述随机数据，i根据第i组所述随机数据中第一逻辑值的数量或第二逻辑值的数量根据所述随机事件的数量，确定所述存储器中用于写入所述随机6所述存储单元和多个所述随机事件中的每个所述随机事件7[0020]根据所述第一逻辑值的数量或所述第二逻辑值的数量，确定写入脉冲的脉宽和/计数电压放电至所述第二电压的放电时间，调节所述写入脉冲的脉宽和/或所述写入脉冲[0035]根据多个所述随机事件在第i个预设时间的所述当前状态生成第i组所述随机数[0039]根据多个所述存储单元的阈值电压分布，确定多个所述随机事件的所述相关程M一一关级别中的每个所述相关级别和所述2个阈值电压区间中的每个所述阈值电压区间M一一8所述存储单元和多个所述随机事件中的每个所述随机事件[0056]根据所述第一逻辑值的数量或所述第二逻辑值的数量，确定写入脉冲的脉宽和/9[0069]所述调节电路根据所述第一节点从所述计数电压放电至所述第二电压的放电时[0071]根据多个所述随机事件在第i个预设时间的所述当前状态生成第i组所述随机数[0087]图8a至图8g为本公开实施例提供的一种利用存储器对多个随机事件进行时间相[0093]图14为本公开实施例提供的一种确定存储器中用于写入随机数据的存储单元的[0100]图1示出了根据本公开的一些方面的具有存储器的系统100的示意图。系统100可器106被设计为用于在高占空比环境固态硬盘或嵌入式多媒体卡(EmbeddedMultiMedia方式中，存储器控制器106还被配置为处理关于从存储器104读取的或者被写入到存储器通信，接口协议例如USB协议、MMC协议、外围部件互连(PeripheralComponent磁盘接口(EnhancedSystemDeviceInterface，ESDI)协议、集成驱动电子设备制器106和单个存储器104可以集成到存储器卡202中。存储器卡202可以包括PC卡[0113]在本公开实施例中，存储器200包括但不限于快闪存储器(Flash)、相变存储器制存储单元阵列210执行各项操作的外围电路220，存储单元阵列210中包括多个阵列排布与位线之间的顶部选择晶体管，以及耦接在串联的多个存储单元与公共源极线(Array(TopSelectedGate，TSG)，底部选择晶体管的栅极被称为底部选择栅极(Bottom路220将T1时刻(或时间段)的K个随机事件对应的一组随机数据分别写入K个存储单元C1、多个随机事件)对应的存储单元的阈值电压，在多次写入操作后，会显著高于其他存储单[0127]外围电路可以根据K个随机事件中的第一随机事件在预设时间的第一当前状态，2入脉冲的脉宽和/或写入脉冲的峰值。[0131]如此，一个预设时间内处于第一当前状态(或处于第二当前状态)的随机事件越应需要写入第一逻辑值(或第二逻辑值)的存储第1次写入脉冲的脉宽和/或第1次写入脉冲的峰值，并利用第1次写入脉冲将第1组随机数电路根据存储单元C1至Ck的电性参数分布判断随机事件X1至XK的或者不同；和/或，第i次所述写入脉冲的峰值和第i+j次所述写入脉冲的峰值相同或者不[0135]可以理解的是，若第i组随机数据和第i+j组随机数据中且第i组随机数据和第i+j组随机数据中第二逻辑值的数量相等，则第i次写入脉冲的脉宽[0137]图8a至图8g示出了利用存储器对多个随机事件进行时间相关性检测的过程示意只有6个随机事件发生，这时对6个随机事件对应的6个存储单元进行写入操作的写入脉冲单元阵列210中的多个存储串211耦接；其中，所述存储串211包括串联的多个所述存储单与所述公共源极线ACS耦接，所述计数电路221被配置为：根据所述公共源极线ACS的电流存储单元进行写入操作。这里K个随机事件对应的K个存储单元可以耦接在1条选定的字线个存储单元的K条位线BL中的L条选定的位线BLsel施加位线写入脉冲，对分别耦接至K个存选定的存储单元所在的存储串211中无电流通过，此时计数电路221可以根据公共源极线线BLsel的数量与第一逻辑值的数量(或第二逻辑值的数示，在t1时刻，通过在晶体管MPCH的栅极上施加VDD+Vth的电压使得电容C1被预充电至Vc1=元所在的存储串会产生电流，此时汇总到ACS上的总电流IACS与选定的位线BLsel数量成正Vc1[0148]在本公开实施例中，计数电路221输出的计数电压V1作为调制电路222的输入电管Mp3镜开始对第一节点B的电压VB进行放电，放电电流与晶体管Mn1的电流In1相等。由于晶体管因此写入脉冲的脉宽W可以反映需要进行写入操作的存储单元的数量，即预设时间内“发[0155]由于VDD和Vpgm都是已知值，因此只需要根据两者的比例选择关级别中的每个所述相关级别和所述2M个阈值电压区间中的每个所述阈值电压区间一一[0160]在本公开实施例中，存储器200可以为NAND型存储器，存储单元的类型包括SLC、分布区间对应于一个相关级别，也就是说，多个随机事件的相关程度可以分为2个相关级所述写入脉冲将第i组所述随机数据分别写入多个所述器中用于写入所述随机数据的所述存储单元的数量以及所述存储器中用于写入所述随机[0175]在本公开实施例中，外围电路还可以根据随机事件的总数量(如上述K个随机事[0178]存储器系统20可以对应参考图1所示的实施例中的存储器系统102，存储器200可构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例用在其他相关的技术领域均包括在本公开的专利保护