CN119497368A 半导体器件及其制造方法、电子设备 （北京超弦存储器研究院）

开发区科创十街18号院11号楼四层孔洞的侧壁露出所述堆叠结构中的导电薄膜和直到位于所述第一绝缘薄膜的孔洞露出的第二与位于所述导电薄膜的孔洞侧壁露出的第二绝2在衬底上依次交替沉积第一绝缘薄膜和导电薄膜，形成堆叠结通过图案化刻蚀形成多个贯通所述堆叠结构的第一凹槽，相邻第一凹在所述第一凹槽内填充第二绝缘薄膜，所述第在所述存储单元区域的堆叠结构中形成沿着垂直于衬底方形成所述第二凹槽后对所述导电薄膜进行横向刻蚀，使所述导电薄膜第二绝缘薄膜中对应所述第二凹槽的槽底与位于所述导电薄膜的孔洞侧壁露出的第通过干法刻蚀，将相邻两个孔洞之间的第二绝缘薄膜刻蚀去除，保留通过图案化的湿法刻蚀，刻蚀去除与所述第一绝缘薄膜同层的第二绝缘薄邻晶体管之间的寄生半导体层的部分侧面，保留部分与所述导电薄膜同层的第二绝缘薄通过图案化刻蚀形成多个贯通所述堆叠结构的第一凹槽，使所述堆通过图案化的干法刻蚀，将所述分支远离所述位线一端对应的第二绝缘薄膜刻蚀去3通过湿法选择性刻蚀，将所述沟槽暴露的第一绝缘薄膜刻蚀去除，将通过原子层沉积方法，在所述分支远离所述位线的一端依次形成第5.根据权利要求1至4任一所述的半导体器件使所述引线区的所述堆叠结构形成n个台阶；其中，所述n个台阶对所述光刻胶进行刻蚀，使所述光刻胶形成第一暴露区域，所使用光刻刻蚀方法，将所述第一暴露区域的第五绝缘薄膜和第一绝缘薄膜刻蚀去除，沿所述第一暴露区域的边沿刻蚀所述光刻胶，使所述光刻胶形成通过图案化的干法刻蚀，对所述第一暴露区域的第n层第一导电薄膜和第一绝缘薄膜一暴露区域的第n_1层的第一导电薄膜与所述第二暴露区域的第n层第一导电薄膜形成一7.一种半导体器件，其特征在于，由上述权利所述晶体管包括栅电极、环绕所述栅电极侧壁的半导体层，设置在字线，贯穿所述不同层且沿着垂直衬底方向延伸，所述存储单元还包括刻蚀阻挡层，所述刻蚀阻挡层设置在所述晶体管4第一引线区位于所述第一存储单元区域在第二方向的一侧，与所述第一存储单元区域连5储器逐渐向三维(3D)立体结构发展，然而随着3D立体结构的发展会遇到各种各样的问题，[0010]以所述导电薄膜上的所述孔洞为掩模，对所述孔洞的第一绝缘薄膜进行横向刻[0012]第二绝缘薄膜中对应所述第二凹槽的槽底与位于所述导电薄膜的孔洞侧壁露出6[0024]通过原子层沉积方法，在所述分支远离所述位线的一端依次形成第一电容电极、7[0033]通过图案化的干法刻蚀，对所述第一暴露区域的第n层第一导电薄膜和第一绝缘述第一暴露区域的第n_1层的第一导电薄膜与所述第二暴露区域的第n层第一导电薄膜形线区包括沿着垂直于衬底方向依次设置的n个台阶，每个台阶均包括层叠设置的第一绝缘个台阶沿着所述第一方向依次排列。8[0045]本公开实施例半导体器件通过使不同层的存储单元的半导体层在垂直于所述衬底的方向上间隔设置，从而可以消除相邻存储结构层间的寄生MOS电容器，提高器件稳定[0046]本公开实施例半导体器件的制造过程通过采用硅氧化物[0055]图4a为一示例性实施例提供的半导体器件的制造过程中形成第一图案化结构和[0056]图4b为一示例性实施例提供的半导体器件的制造过程中形成第一图案化结构和[0057]图5a为一示例性实施例提供的半导体器件的制造过程中形成第一沟槽和第二沟[0058]图5b为一示例性实施例提供的半导体器件的制造过程中形成第三沟槽和第四沟[0060]图6a为一示例性实施例提供的半导体器件的制造过程中形成孔洞后在平行于衬[0061]图6b为一示例性实施例提供的半导体器件的制造过程中形成孔洞后在垂直于衬9[0062]图7a为一示例性实施例提供的半导体器件的制造过程中使位于第一绝缘薄膜的孔洞侧壁与位于第一导电薄膜的孔洞侧壁形成台[0063]图7b为一示例性实施例提供的半导体器件的制造过程中将第二绝缘薄膜刻蚀后[0064]图7c为一示例性实施例提供的半导体器件的制造过程中将第二绝缘薄膜形成台[0065]图8为一示例性实施例提供的半导体器件的制造过程中形成半导体层、栅极绝缘[0066]图9a为一示例性实施例提供的半导体器件的制造过程中将第一绝缘薄膜和第一[0067]图9b为一示例性实施例提供的半导体器件的制造过程中去除第一绝缘薄膜后的[0068]图9c为一示例性实施例提供的半导体器件的制造过程中形成刻蚀阻挡层后的示[0069]图9d为一示例性实施例提供的半导体器件的制造过程中去除位于第一绝缘薄膜[0070]图10a为一示例性实施例提供的半导体器件的制造过程中形成第五绝缘薄膜后的[0071]图10b为一示例性实施例提供的半导体器件的制造过程中去除第一暴露区域的第[0072]图10c为一示例性实施例提供的半导体器件的制造过程中形成第二暴露区域和第[0073]图10d为一示例性实施例提供的半导体器件的制造过程中形成一个台阶后的示意[0074]图10e为一示例性实施例提供的半导体器件的制造过程中形成n个台阶后的示意等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具情况可以适当地更换。使用相同的材料成一个膜层并通过同一次图案化工艺同时形成具有连接关[0091]图1为一示例性实施例提供的半导体器件沿平行于衬底方向的截面图；图2为图1元区域100可以包括沿着垂直于衬底方向依次交叠设置的存储结构层102和绝缘结构层着垂直于衬底方向间隔设置的多个引线层。一个共享电极的第一端与对应的存储结构层洞60沿着垂直于衬底方向延伸。孔洞60贯穿依次交叠设置的存储结构层102和绝缘结构层[0101]在一示例性实施例中，与存储结构层102对应的孔洞60的侧壁上依次设置有半导[0102]在一示例性实施例中，至少部分相邻存储结构层102的存储单元的所述晶体管的半导体层23在垂直于所述衬底的方向上间隔设置，即与存储结构层102对应的孔洞60的侧壁上设置有半导体层23，与绝缘结构层101对应的孔洞60的侧壁为绝缘结构层101的侧面，元的所述晶体管的半导体层23在绝缘结构层[0103]在一示例性实施例中，不同层的存储结构层102的存储单元的所述晶体管的半导体层23在垂直于所述衬底的方向上物理断开设置。即全部相邻存储结构层102的所述存储[0104]本实施例提供的半导体器件至少部分相邻存储结构层102的晶体管的半导体层间直于所述衬底方向延伸的环形的半导体层可以是半导体层23仅沿垂直于衬底的方向延伸，ZrxInyZnzOa、HfxInyZnzOa、SnxInyZnzOa、AlxSnyInzZnaOd、SixInyZnzOa、ZnxSnyOz、[0110]在一示例性实施例中，至少部分相邻存储结构层102的晶体管的栅极绝缘层24在垂直于所述衬底的方向上间隔设置。即与存储结构层102对应的孔洞60的侧壁上设置有栅晶体管的栅极绝缘层24在绝缘结构层101[0111]在一示例性实施例中，不同层的存储结构层102中的晶体管可以共用一条沿着垂一端部261和第二端部262)和位于所述两个端部之间的中间部263，第一端部261和第二端以通过不同图案化工艺分别制造所述第一电极51和所述第[0116]在一示例性实施例中，同层存储结构层102的至少部分存储单元形成分别沿第一[0117]在一示例性实施例中，所述位线30位于同层存储结构层102的相邻两列晶体管之[0118]在一示例性实施例中，至少一个存储单元设置在位线30的端部与外围电路区200[0122]在一示例性实施例中，所述电容器可以包括第一电容电极4[0123]在一示例性实施例中，所述第一电容电极41与所述第一电极51可以为一体式结[0124]本申请实施例提到的起导电作用或用作导线或电极的多晶硅是指主体材料为多[0125]在一示例性实施例中，不同层的存储结构层102的所述电容器的所述第二电容电结构层102中，刻蚀阻挡层25设置在晶体管的半导体层23的侧面且位于晶体管的第一电极和第二电极之间，所述刻蚀阻挡层25和所述第一电极和第二电极围设所述半导体层的四着垂直于衬底方向依次设置的n个台阶70，每个台阶70均包括层叠设置的第一绝缘薄膜10110和第二存储单元区域120，以及沿着第一方向D1排布的第一引线区2021和第二引线区阶70位于远离第二引线区2022的一侧；第二引线区2022中的n个台阶70沿着第一方向D1的二引线区2022中的第n_1级台阶70位于远离第一引线区20存储单元区域120共用一个引线区202。引线区202中的n个台阶70沿着第一方向D1依次排列。[0137]形成堆叠结构包括：在衬底上依次交替沉积第一绝缘薄膜1[0144]形成第一图案化结构和第二图案化结构包括：在形成前通过掩膜版对存储单元区域100的堆叠结构进行图案化的蚀刻，形成多个贯通所述堆叠结区域为存储单元区域；使存储单元区域100的所述堆叠结构中各层所述第一绝缘薄膜10分别形成相互堆叠依次循环分布的第一图案化结构，使存储单元区域100的所述堆叠结构中第一图案化结构和第二图案化结构后在平行于第一端均与位线30垂直连接，多个第一分支21的第二端均沿着第一方向D1的反方向延伸；二分支22在后续形成相邻的另一晶体管的第一电极51和第二电位线30一端对应的第二绝缘薄膜12刻蚀去除，形成沿着垂直于衬底方向延伸的第二沟槽21远离所述位线30一端的侧面以及多个第二分支22远离所述位线30一端的侧面上依次形薄膜10朝远离所述孔洞K1的方向刻蚀，在第二方向D2上，刻蚀去除第一绝缘薄膜10(氧化充，第二凹槽的槽底的厚度小于位于第一导电薄膜11所在膜层的第二绝缘薄膜12的厚度，绝缘薄膜10的孔洞K1侧壁与位于第一导电薄膜11的孔洞K1侧去除第二绝缘薄膜12的区域将堆叠结构中的第一绝缘薄膜10和第一导电薄膜11的侧壁暴缘薄膜12的厚度(第二凹槽槽底的厚度)小于位于第一导电薄膜11所在膜层的第二绝缘薄蚀方法，将第一暴露区域181的第五绝缘薄膜和第一绝缘薄膜刻蚀去除，使第一暴露区域[0183]本公开实施例还提供了一种电子设备，包括前述任一实施例所述的半导体器