CN119497373A 半导体器件及其制造方法、电子设备 （北京超弦存储器研究院）

开发区科创十街18号院11号楼四层同层、沿着垂直于衬底的方向堆叠且周期性分及设置在所述栅电极的侧壁与所述半导体层之述衬底的方向延伸的垂直部和与所述垂直部交25.根据权利要求1至4中任一项所述的半导6.根据权利要求1至4中任一项所述的半导所述半导体器件还包括沿平行于所述衬底的第二方向延伸的位线，所7.根据权利要求1至6中任一项所述的半导介电质层，位于同一个存储单元的所述电容器的第三电极与所述晶体管的第二电极连接，并且所述第三电极和与其连接的所述第二电极为在衬底上交替沉积牺牲层和半导体层，得到堆叠结构，所述采用第二绝缘层替代位于所述电极区域的牺牲层以及位于电容区域中靠近电极区域在所述沟道区域的所述第一绝缘层中刻蚀形成贯穿各所3去除所述通孔的侧壁上的所述第一绝缘层和各半导体层之间位于沟道区域的第一绝沿着朝向所述衬底的方向对所述堆叠结构进行刻蚀，使得在所述形成贯穿各所述半导体层并且沿平行于所述衬底的第一方向延刻蚀去除位于电极区域的沟槽中的所述第一对所述沟槽中露出的所述牺牲层进行横向刻蚀，使得去除位于电极区域的所述牺牲在去除电极区域的所述牺牲层后腾出的空间中填充刻蚀去除位于电容区域中靠近电极区域一侧的对所述沟槽中露出的所述牺牲层进行横向刻蚀，使得去除位于电容在去除电容区域中靠近电极区域一侧的所述牺牲层后腾出的空间中填充所述第二绝沿着朝向所述衬底的方向对位于沟道区域的沟槽中的所述第所述去除所述通孔的侧壁上的所述第一绝缘层和各半导体层之间位于沟道区域的第刻蚀去除位于沟道区域的沟槽中的剩余所述第一绝缘层和各半导体层之间位于沟道4[0002]半导体存储从应用上可划分为易失性存储器(RandomAccessMemory,RAM)以及存储器(Read_OnlyMemory,ROM)和非[0004]为了尽可能降低产品的成本，人们希望在有限的衬底上做出尽可能多的存储单[0005]以下是对本文详细描述的主题的概述。本概述并非是为了限制本申请的保护范5隔分布的多个所述存储单元的晶体管的第一电极可以与同一侧壁与所述半导体层之间的栅极绝缘层；所述半导体层沿平行于所述衬底的第一方向延伸；所述栅电极包括沿垂直于所述衬底的方向延伸的垂直部和与所述垂直部交叉的水平[0019]采用第二绝缘层替代位于所述电极区域的牺牲层以及位于电容区域中靠近电极[0023]去除所述通孔的侧壁上的所述第一绝缘层和各半导体层之间位于沟道区域的第6[0034]在去除电容区域中靠近电极区域一侧的所述牺牲层后腾出的空间中填充所述第[0036]沿着朝向所述衬底的方向对位于沟道区域的沟槽中的所[0038]刻蚀去除位于沟道区域的沟槽中的剩余所述第一绝缘层和各半导体层之间位于之间的第二绝缘层的顶部，在相邻两条所述字线之间的区域的表面沉积所述第二绝缘层，7[0053]图4A为本申请示例性实施例的一种半导体器件的制造方法在形成堆叠结构后在[0055]图5A为本申请示例性实施例的一种半导体器件的制造方法在形成沟槽后在a_a’[0060]图6为本申请示例性实施例的一种半导体器件的制造方法在沟槽中填充第一绝缘[0061]图7A为本申请示例性实施例的一种半导体器件的制造方法在去除电极区域的牺[0066]图8A为本申请示例性实施例的一种半导体器件的制造方法在采用第二绝缘层填[0068]图9为本申请示例性实施例的一种半导体器件的制造方法在去除电容区域一侧的[0069]图10为本申请示例性实施例的一种半导体器件的制造方法在去除电容区域一侧[0070]图11A为本申请示例性实施例的一种半导体器件的制造方法在去除电容区域一侧[0072]图12A为本申请示例性实施例的一种半导体器件的制造方法在去除全部的第一绝[0077]图13A为本申请示例性实施例的一种半导体器件的制造方法在去除全部的牺牲层8[0082]图14A为本申请示例性实施例的一种半导体器件的制造方法在去除第一绝缘层和[0087]图15A为本申请示例性实施例的一种半导体器件的制造方法在形成通孔K1后在c_[0089]图16A为本申请示例性实施例的一种半导体器件的制造方法在通孔K1中填充第二[0094]图17A为本申请示例性实施例的一种半导体器件的制造方法在去除位于沟道区域[0096]图18为本申请示例性实施例的一种半导体器件的制造方法在去除各半导体层之等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具情况可以适当地更换。9之间的半导体层经改性实现绝缘以实现两个沟[0110]目前DRAM中水平沟道晶体管的栅电极一般为双栅(doublegate)结构，即晶体管[0116]栅电极50包括沿垂直于衬底10的方向延伸的垂直部51和与垂直部51交叉的水平[0117]本申请实施例的半导体器件使栅电极50的水平部52环绕半导体层40的至少部分侧壁，即使栅电极50延伸至相邻两层半导体层40之间而环绕半导体层的上下表面的侧壁。相对于双栅(doublegate)结构的晶体管(栅电极仅有垂直部环绕半导体层的侧壁)来说，两个端面之间的四个侧面，半导体层40的两个端面分别与晶体管的源电极和漏电极连接，述电容器包括第三电极91、第四电极92和位于第三电极91与第四电极92之间的介电质层半导体膜层的不同区域分别作为第二电极42[0136]一些实施例中，金属氧化物半导体层或沟道的材料可以[0143]在本申请的示例性实施例中，所述栅极绝缘层的材料可以包含一层或多层Low_K(HfO2[0151]采用第二绝缘层替代位于所述电极区域的牺牲层以及位于电容区域中靠近电极[0155]去除所述通孔的侧壁上的所述第一绝缘层和各半导体层之间位于沟道区域的第[0166]在去除电容区域中靠近电极区域一侧的所述牺牲层后腾出的空间中填充所述第[0168]沿着朝向所述衬底的方向对位于沟道区域的沟槽中的所[0170]刻蚀去除位于沟道区域的沟槽中的剩余所述第一绝缘层和各半导体层之间位于之间的第二绝缘层的顶部，在相邻两条所述字线之间的区域的表面沉积所述第二绝缘层，[0175]下面以1T1C结构的DRAM器件的制造过程为例进一步说明本申请实施例的技术方[0176]图4A至图18为本申请示例性实施例的一种半导体器件的制造方法的各步骤得到2[0187]S30：在衬底10上沉积填满沟槽14的第一绝缘层12，然后通过化学机械抛光(ChemicalMechanicalPolishing,CMP)进行平坦化，叠层结构表面的第二绝缘层作为停[0188]S40：刻蚀去除位于电极区域(包括待形成晶体管的第一电极和第二电极的区域)[0190]S50：对沟槽14中露出的牺牲层进行横向刻蚀，使得去除位于电极区域的牺牲层使沉积的第二绝缘层13填满在去除电极区域的牺牲层后腾出的空间，然后采用CMP工艺对[0195]S90：在去除电容区域中靠近电极区域一侧的牺牲层11后腾出的空间中填充第二使沉积的第二绝缘层13填满在去除电容区域的牺牲层后腾出的空间，然后采用CMP工艺对[0197]步骤S90沉积第二绝缘层13是为了后续形成电容器做准备，多个电容器的第四电工艺对衬底10表面进行平坦化，经过平坦化的衬底10表面仍有一定厚度的第二绝缘层13，[0206]示例性地，步骤S170可以采用原位水蒸汽氧化(In_SituSteamGeneration,ISSG)工艺将露出的硅半导体层表面氧化形成一层氧化硅作为栅极绝缘层，也可以直接沉用CMP工艺进行平坦化，这样可以采用衬底10表面的第二绝缘层13将相邻两条字线70顶部