2026年嵌入式系统设计师考试嵌入式系统硬件电路分析试题及答案

2026年嵌入式系统设计师考试嵌入式系统硬件电路分析试题及答案一、单项选择题（每题2分，共10题，共20分）1.下列存储器中，属于易失性存储器的是（）。A.NORFlashB.NANDFlashC.SDRAMD.EEPROM2.在嵌入式处理器电源引脚附近，通常放置一组0.1 A.储能B.低频滤波C.高频去耦D.隔离直流3.在RS-232标准中，逻辑“1”的典型电平范围是（）。A.0V～0.8VB.2.0V～5.0VC.-3V～-15VD.+3V～+15V4.I2C总线标准模式（Standard-mode）的最大传输速率为（）。A.100kbit/sB.400kbit/sC.1Mbit/sD.3.4Mbit/s5.下列关于看门狗定时器（WDT）的描述，错误的是（）。A.可检测程序跑飞B.需要软件周期性喂狗C.可采用内部或外部看门狗D.看门狗溢出后系统能自动恢复原来的运行现场6.在高速数字电路中，传输线阻抗不匹配会引起的主要问题是（）。A.信号反射B.直流偏置漂移C.热噪声增大D.接触电阻增加7.一个8位DAC的参考电压为5.0V，其最小输出电压分辨率为（）。A.5.0B.5.0C.5.0D.5.08.以下总线中，天然支持热插拔的是（）。A.CANB.USBC.SPID.UART9.常见ARMCortex-M系列MCU的复位引脚（NRST）有效电平通常为（）。A.高电平B.低电平C.上升沿D.下降沿10.对于CMOS数字集成电路中未使用的输入引脚，推荐的处理方法是（）。A.悬空B.通过上拉或下拉电阻接固定电平C.直接接地或电源D.与相邻输出引脚短接二、填空题（每空1分，共10空，共10分）1.I2C总线由______线和______线两根信号线组成。2.AMBA总线规范中，高性能系统总线称为______，低功耗外设总线称为______。3.一个10位ADC的参考电压为3.3V，其最小分辨电压为______V（保留4位小数）；当输入1.0V时，量化输出十进制数字量约为______。4.高速PCB设计中，为降低串扰，相邻信号走线中心距一般应不小于走线宽度的______倍；为抑制地弹可采用______电容。5.看门狗定时器溢出通常触发______；软件定期“喂狗”的操作实质是对计数器进行______。三、简答题（每题8分，共4题，共32分）1.简述LDO稳压器与DC-DC开关电源在嵌入式系统电源设计中的主要区别及各自适用场合。2.在I2C总线中，为什么SDA和SCL信号线通常需要上拉电阻？说明开漏输出结构下上拉电阻的取值对总线性能的影响。3.简述高速PCB设计中控制串扰的常用措施。4.分析嵌入式系统中上电顺序对处理器和FPGA可能造成的影响，并简要说明一种上电时序控制方案。四、综合计算与设计题（每题19分，共2题，共38分）1.某嵌入式系统采用3.3V电源供电，处理器内核工作电压为1.2V，内核最大工作电流为0.5A。设计人员拟采用LDO直接将3.3V降压至1.2V。(1)计算LDO的功耗和效率；(2)若改用效率为85%的DC-DC开关稳压器，计算输入功率和电源总损耗；(3)根据计算结果，说明在该应用中选择DC-DC的理由。P输出功率：P效率：η(2)DC-DC输出功率仍为PoutP电源总损耗：P(3)LDO功耗高达1.05W，效率仅36.4%，发热严重，需较大散热面积；DC-DC损耗仅约0.106W，效率高，可明显降低功耗和温升，因此在该应用中应选用DC-DC。解析：LDO损耗主要来自调整管压降与电流乘积；DC-DC损耗主要由开关损耗、导通损耗等组成，效率通常较高。计算时注意区分输入功率、输出功率和损耗。2.某数据采集系统使用8位ADC，参考电压Vr(1)求所需放大倍数，并确定同相比例放大电路的两个电阻关系；(2)画出放大电路与ADC连接的框图；(3)说明运放选型的注意事项。A同相比例放大电路电压增益为：A故Rf=R(2)框图：传感器0~2.5V->同相比例放大电路（Av=2）->0~5V->8位ADC->MCU(3)运放选型注意事项：-输入偏置电流和失调电压应小，避免放大后产生显著零点误差；-增益带宽积应足够大，保证在工作频带内增益稳定；-输出摆幅应能达到0～5V（或接近轨至轨输出）；-供电电压应满足输出摆幅要求，可采用±5V或单电源供电的轨至轨运放；-温漂小，保证测量精度。解析：前置放大用于匹配信号动态范围与ADC满量程，提高量化信噪比。放大倍数由满量程与输入范围比值确定；同相放大电路输入阻抗高，适合传感器缓冲。运放参数选择需考虑直流精度、带宽、输出摆幅等。参考答案与解析一、单项选择题1.答案：C解析：SDRAM需要周期性刷新才能保持数据，掉电后数据丢失，属于易失性存储器；NORFlash、NANDFlash和EEPROM均为非易失性存储器。2.答案：C解析：0.1 3.答案：C解析：RS-232采用负逻辑，逻辑“1”对应负电压，通常为-3V～-15V；逻辑“0”对应正电压+3V～+15V。4.答案：A解析：I2C标准模式速率为100kbit/s，快速模式为400kbit/s，高速模式为3.4Mbit/s。5.答案：D解析：看门狗溢出通常触发复位或中断，复位会恢复初始状态，但不会自动恢复原运行现场；程序需在复位后重新初始化。6.答案：A解析：阻抗不匹配会导致信号在传输线上发生反射，引起过冲、振铃等信号完整性问题。7.答案：B解析：8位DAC有28=2568.答案：B解析：USB协议及硬件设计支持热插拔，接口引脚设计有长针短针和电源管理；CAN、SPI、UART一般需断电后插拔。9.答案：B解析：常见MCU如STM32的NRST为低电平有效，上电时保持一定时间低电平使内部电路复位。10.答案：B解析：未使用输入悬空易受噪声干扰引起逻辑不定甚至振荡；应接固定电平，为便于测试和防止过流，常通过1～10kΩ电阻上拉或下拉。二、填空题1.答案：串行数据（SDA）；串行时钟（SCL）2.答案：AHB；APB3.答案：0.0032；310解析：最小分辨电压=3.32104.答案：3；去耦/旁路5.答案：系统复位；清零/复位三、简答题1.答案：LDO为线性稳压器，通过调整管压降来稳定输出电压，输出噪声低、纹波小、电路简单、响应快，但当输入输出电压差大或负载电流大时功耗高、效率低。DC-DC开关电源通过开关管和储能元件（电感、电容）进行能量转换，效率高、可升压/降压/反相，适合大压差、大电流场合，但输出纹波和噪声较大，电路复杂。适用场合：LDO适用于模拟电路、射频电路、传感器等对噪声敏感且电流较小的场合；DC-DC适用于数字核心供电、输入输出电压差较大、负载电流较大的场合。解析：本题要求从工作原理、效率、噪声、复杂度等维度对比，并结合嵌入式设计实际说明选用原则。2.答案：I2C总线设备采用开漏输出结构，只能将总线拉低，不能主动输出高电平，因此需要外接上拉电阻使总线在空闲时恢复高电平。上拉电阻取值过小，总线上升时间短、速度高，但灌电流大，能耗较高；取值过大，上升时间变长，可能不满足时序要求，限制总线速率。需根据总线电容、传输速率和电源电压选取合适的阻值。解析：开漏输出无高电平驱动能力；上拉电阻与总线等效电容构成RC充电电路，决定上升时间。设计时应保证最坏上升时间小于协议规定值，同时兼顾功耗。3.答案：控制串扰的常用措施有：(1)增大相邻信号走线间距，遵循3W原则；(2)尽量缩短平行走线长度，避免长距离平行布线；(3)在信号层间插入地层或电源层，提供完整的参考平面；(4)采用差分走线并保持等长、等距，减小对外辐射与串扰；(5)关键信号走线做包地处理；(6)做好阻抗匹配，减小反射引起的附加串扰。解析：串扰源于邻近走线间的互感和互容耦合，减小耦合长度、增大距离、提供屏蔽地线或参考平面均能有效削弱耦合。4.答案：不当的上电顺序可能导致器件内部寄生结构正向偏置，引起闩锁效应（latch-up），造成大电流、器件损坏；也可能使处理器或FPGA在供电稳定前进入不确定状态，导致启动失败、逻辑错误或时序违例。控制方案：采用专用电源时序控制芯片（如LTC2924、ADM1185等