【《8-9双模分频器的电路前仿真分析案例》2400字】

-9双模分频器的电路前仿真分析案例1.18/9双模分频器前仿真1.1.1双模分频器功能仿真在本次设计要求中，8/9双模分频器分频范围需覆盖1-3GHz。时钟信号要为1.8V，在上述条件都满足的情况下，对本次设计的双模分频器进行前仿真，本次仿真的条件是27℃，TT工艺角下的功能仿真，其横轴为仿真的时间，纵轴为电压大小。图1.1说明8/9分频器不同的工作频率下均可实现九分频，图1.2说明在不同频率下均可实现八分频，图1.1和图1.2说明通过调整MC控制信号的大小可以实现分频功能，通过而图1.1和图1.2表面本次前仿真中双模分频器的功能指标已经完全满足。（a）当MC=0v,输入频率为1GHz（b）当MC=0v，输入频率为3GHz图1.127℃TT工艺角仿真结果当MC为1.8v时的仿真结果如下图（a）当MC=1.8v,输入频率为1GHZ（b）当MC=1.8v，输入频率为3GHZ图1.227℃TT工艺角仿真结果本次实验的结果说明在1-3GHZ下，在27°TT工艺角下，双模分频器的功能已经基本实现1.1.28/9双模分频器工艺角仿真在8/9分频器的仿真中，工艺角也是不可缺失的一部分，工艺角大致分为三类分别为SS、TT、FF，其中SS、TT、FF分别指的是左下角的中心、中心、右上角的中心，本次仿真主要针对SS、TT、FF三种工艺角，将电源电压设置成1.8v,温度为室温27℃，输入摆幅为1.8V的时钟信号，在这些条件下对电路进行不同工艺角下的仿真，找出电路在各个不同工艺角下的分频范围，仿真出的结果如下图所示。（a）MC=0V，输入频率为1GHZ（b）MC=0V，输入频率为10.5GHZ图1.327℃FF工艺角下8/9分频器分频效果仿真图（a）MC=0V，输入频率为1GHZ(b)MC=0V,输入频率为6GHZ图1.427℃SS工艺角下8/9分频器仿真效果图（a）MC=0v,输入频率为1GHZ（b）MC=0V，输入频率为6GHZ图1.527℃TT工艺角下的8/9分频器仿真效果图（a）MC=1V，输入频率为1GHZ（b）MC=1V，输入频率为7GHZ图1.627℃TT工艺角下的8/9分频器仿真效果图（a）MC=1V，输入频率为1GHZ（b）MC=1V，输入频率为5GHZ图1.727℃SS工艺角下的8/9分频器仿真效果图（a）MC=1V，输入频率为1GHZ（b）MC=1V，输入频率为9GHZ图1.827℃ff工艺角下的8/9分频器仿真效果图如上图所示，在本次设计的结构中，工艺角对分频效果有比较大的影响，在工艺角不同的条件下8/9双模分频器的最高工作频率不同，在任务书规定的1-3GHZ的分频范围内，各个工艺角下的分频电路均可实现8/9分频的功能，满足设计指标要求。1.1.38/9双模分频器功耗仿真在8/9双模分频器中功耗是很重要的一个指标，功耗主要是通过整个双模分频器的平均工作电流来体现的，本次仿真中，将电源电压设置为1.8V，输入频率设置为3Ghz，输入摆幅为1.8v的时钟信号，以温度为变量，测试在不同工艺角下双模分频器的功耗仿真。仿真结果如图所示。（a）TT工艺角下，电路的功耗变化（b）SS工艺角下，电路的功耗变化（c）FF工艺角下，电路的功耗变化图1.9在MC=0V,不同工艺角的电路功耗仿真（a）TT工艺角下，电路的功耗变化（b）SS工艺角下，电路的功耗变化（c）FF工艺角下，电路的功耗变化图1.10在MC=1.8V,不同工艺角的电路功耗仿真可见，无论是在MC=0V还是MC=1V，TT工艺角和SS工艺角的功耗基本都是随着温度的升高而增大，只有在ff工艺角下，功耗才会随着温度的升高而有较大的变化，在MC=0V时，温度在-55℃~35℃区间时，功耗是逐渐下降的，而在35℃~125℃区间时，功耗却又缓慢上升；而在MC=1.8V时，温度在-55℃~35℃区间时，功耗上升较快，而在35℃~70℃时，功耗反而下降，在70℃~125℃时又迅速上升，所以工艺角对本次电路的功耗会有较大的影响。1.148/9双模分频器的噪声仿真8/9双模分频器的相位噪声仿真如下图所示，在本次实验中，将电源电压设置为1.8V，输入电压为1.8V，频率为3GHz的时钟信号，测量在不同温度和不同工艺角的情况下，8/9双模分频器的噪声仿真，仿真结果如下图所示。九分频(b)八分频图1.1127℃、TT工艺角下的相位噪声仿真九分频八分频图1.1427℃、SS工艺角下的相位噪声仿真结果(a)九分频八分频图1.1727℃、FF工艺角下的相位噪声仿真结果对其他温度和工艺角的仿真如表1.1所示表1.1各工艺角和温度下8/9双模分频器噪声仿真总结技术参数SS工艺角TT工艺角FF工艺角-55℃27℃125℃-55℃27℃125℃-55℃27℃125℃八分频相位噪声(dBc/Hz@1MHz)-147.8-148.0-146.2-148.0-148.2-146.7-148.2-148.5-147.1九分频相位噪声(dBc/Hz@1MHz)-148.7-148.9-147.9-148.9-149.1-148.5-149.0-149.3-148.9由仿真结果可以看出，三种不同的工艺角的仿真结果比较相似，其中无论是八分频还是九分频，相位噪声都是随着温度的升高而降低，而在三种工艺角之中，FF工艺角的抗噪声效果最好，SS最差。第五章8/9双模分频器的版图设计5.1版图设计要点本章主要介绍应用频率源的高速异步结构8/9双模分频器的版图设计，版图设计中也有很多规则和要求，特别是在射频版图设计中，更要注意版图的排版，接下来会介绍各种版图需要注意的要求。。5.1.1版图参数与可靠性设计本文设计的8/9双模分频器在版图一般需要注意以下几点：（1）要注意器件匹配，同种器件和同种器件之间相互匹配[19]。（2）器件之间不要靠的太近，要保持一定的距离，遵从版图排版规则。（3）器件的方向要尽量一致。（4）器件周围要摆上dummy层，主要起一个环境隔离的效果。（5）在金属线上也要注意线与线之间的距离和不同金属线之间的分层。（6）注意排版要紧致规律美观。5.2版图具体设计5.2.1高速触发器版图设计TSPC触发器版图如图5.1所示，版图里的CLK为时钟输入，Q为触发器输出。版图面积为17.195μm×16.335μm图5.1TSPC触发器版图5.2.28/9双模分频器整体版图设计8/9双模分频器的整体版图如图5.2所示，其中每个模块都有合理布局，并且不同的模块有套上保护金属，排版也遵循版图规则和布局规则，CLK为时钟信号，MC为控制信号，VDD为电源电压，VSS为接地电压，版图总面积为47.51×42.51μm。图5.28/9双模分频器总体版图设计5.3LVS和DRC检验LVS(Layout

Versus

Schematic)和DRC(Design

Rule

Check)是版图后端验证不可缺少的两种检验规则[20]，其中LVS的作用是检查layout布局图与schematic电路图是否一致，如果不一致就会出现报错和提示，而DRC的作用是针对布局图layout中的几何图相互关系[（如线宽、线间距等）做验证[21]，这种验证如果不满足设计规则也会报错和提示，如果两种检验规则都没有报错说明版图设计没有任何问题，满足