CN119514430A 待处理任务的处理方法和系统、存储介质和电子装置 （深圳市中兴微电子技术有限公司）

道西丽社区南山区西丽创研路2号中本发明实施例提供了一种待处理任务的处息和需求信息确定所述待处理任务对应的指令个待执行指令的第一指令地址执行所述每一个2根据待处理任务的参数信息和需求信息确定所述待处理任务对应的指令集合，其中，所述需求信息用于指示所述待处理任务对应的处根据所述每一个待执行指令的第一指令地址执行所述每一个待根据所述参数信息和需求信息确定所述待处理任务的多个根据所述每一个待执行指令的第一指令地址在所述指令集合中确定所述第二指令地生成所述第一指令信息对应的控制信号，将所述控制信号发在所述第一指令信息包括：所述第一指令编码和所述第一源操在所述第一指令信息包括：所述第一指令编码、所述第一源操在所述第一指令信息包括：所述第一指令编码、所述第3指令提取单元，用于根据待处理任务的参数信息和需求执行单元，用于根据所述每一个待执行指令的指令地址执行所述每一个待执行指令，指令解码单元，用于解析所述待执行指令，以获取所4[0005]本发明实施例提供了一种待处理任务的处理方法和系统址在所述指令集合中确定所述第二指令地址对应的待执行指令，并执行所述待执行指令；5单元，用于根据待处理任务的参数信息和需求信息确定所述待处理任务对应的指令集合，个待执行指令的第一指令地址在所述指令集合中确定所述第二指令地址对应的待执行指6[0018]图1是本发明实施例的一种待处理任务的处理方法的计算机终端的硬件结构框[0034]本申请实施例中所提供的方法实施例可以在计算机终端或者类似的运算装置中算机终端的硬件结构框图。如图1所示，计算机终端可个)处理器102(处理器102可以包括但不限于硬件加速器、微处理器(CentralProcessingUnit，MCU)、可编程逻辑器件(FieldProgrammableGateArray，FPGA)、专用集成电路明实施例中的待处理任务的处理方法对应的计算机程序，处理器102通过运行存储在存储7[0036]传输设备106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括[0037]在本实施例中提供了一种运行于上述计算机终端的待处理任务的处理方法，图2是根据本发明实施例的待处理任务的处理方法的流程图，如图2所示，该流程包括如下步[0046]步骤11：根据所述参数信息和需求信息确定所述待处理任务的多个逻辑处理方8要修改ITCM中的指令组合就可以完成包头32bit中任意字段的组合判断，进而不再受传统9[0075]2)操作的地址(必选)，DTCM的读写地址(相当于上述实施例中的源操作数)或者[0083]在本实施例中提供了一种待处理任务的处理方法，图3是根据本发明可选实施例[0085]在本实施例中还提供了一种处理待处理任务的硬件加速器，图4是根据本发明实[0087]指令提取单元(In[0100]本发明实施例中设计的指令以RSIC_V中的RV32I基本指令集为基础，直接借用部[0102]该组指令进行存储器读或者写操作，访问存储器的地址均由操作数寄存器rs1中得到最终的跳转目标地址，jal指令将其下一条指令的PC(即当前指令PC+1)的值写入其结[0124]BGTUI指令：只有在操作数寄存器rs1中的无符号数大于操作数寄存器5位立即数[0125]BLEUI指令：只有在操作数寄存器rs1中的无符号数小于或等于操作数寄存器5位[0126]BLTUI指令：只有在操作数寄存器rs1中的无符号数小于操作数寄存器5位立即数[0127]BGEUI指令：只有在操作数寄存器rs1中的无符号数大于或等于操作数寄存器5位介质(如只读存储器/随机存取存储器(Read_OnlyMemory/RandomAccessMemory，ROM/[0134]通过上述装置，由于硬件加速器可以根据预设指令确定待处理任务的指令集合[0135]需要说明的是，本发明实施例中的待处理任务的处理系统位于上述硬件加速器理任务的处理系统的系统结构与上述硬件加速器的内[0136]由于本申请实施例中的待处理任务的处理系统的系统结构与上述硬件加速器的个待执行指令的第一指令地址在所述指令集合中确定所述第二指令地址对应的待执行指有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步[0153]在一个示例性实施例中，上述电子装置还可以包括传输[0154]本实施例中的具体示例可以参考上述实施例及示例性实