CN119517754A 半导体器件及其形成方法 （台湾积体电路制造股份有限公司）

形成与第二组第一接合焊盘物理接触的第一有源贯穿通孔以及与第三组第一接合焊盘物理接本申请的实施例还涉及半导体器件及其形成方2在所述间隙填充电介质中形成开口以暴露第二组所述第一接合焊盘和第三组所述第形成与第二组所述第一接合焊盘物理接触的第一有源贯穿通孔以及与第三组所述第沿所述第一管芯的背侧、所述第一有源贯穿通孔的上表面和所将第二管芯接合至所述第一管芯和所述第一有源贯穿通孔的第在所述间隙填充电介质上方和所述第二管芯周围沉积额外所述第一伪贯穿通孔的第二伪通孔的第二伪第一顶部管芯，接合至底部管芯，第一接合焊盘将所述第一顶第一有源贯穿通孔，位于所述底部管芯上方，第二接合焊第一伪贯穿通孔，位于所述底部管芯上方，所述第一伪贯穿3第一伪贯穿通孔，在第一平面图中，所述第一伪贯穿通孔包括第一接合结构，介于所述第一管芯层级和所述第二管芯层级之间4对半导体管芯的更小且更具创造性的封装技接合焊盘物理接触的第一有源贯穿通孔以及与第三组所述第一接合焊盘物理接触的第一[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本公开实施例的各个方5[0011]以下公开内容提供了许多用于实现本公开实施例的不同特征的不同实施例或实不指示所讨论的各个实施例和/或配置之间[0014]图1A和图1B示出了根据各个实施例的将组合以形成可以是集成电路封装件的一6化物，诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃随后处理中接合至集成电路管芯70以形成管芯结构。集成电路管芯70可以是逻辑管芯(例7由与上面结合半导体衬底52描述类似的材料形成的衬底72以及与上面结合互连结构54描[0025]图2至图16是根据一些实施例的管芯结构100(见图15)的制造中的中间阶段的截[0026]管芯结构100是可以随后封装以形成集成电路封装件的组件(见图16)。管芯结构管芯50A放置在器件区域70D中，但是任何期望数量的第一集成电路管芯50A可以放置在器8[0029]第一集成电路管芯50A可以通过将第一集成电路管芯50A接合至接合结构80来附件64A通过金属至金属接合而直接接合至接合焊盘84，而不使用任何共晶材料(例如，焊管芯50A和集成电路管芯70在随后的工艺(诸如形成间隙填充电介填充电介质108和缓冲层106可以掩埋或覆盖第一集成电路管芯50A，从而使得间隙填充电介质108和缓冲层106的顶面位于第一集成电路管芯50A的[0035]在图4中，实施去除工艺以使间隙填充电介质108和缓冲层106的顶面与第一集成106和第一集成电路管芯50A(包括半导体衬底52A)的表面基本上共面(在工艺变化内)。第一集成电路管芯50A的导电通孔56A在该去除工艺之后可以保持由半导体衬底59第一集成电路管芯50A的接合焊盘84)的开口110。开口110可以使用任何合适的工艺来形蚀刻工艺来形成开口110以暴露缓冲层106，并且可以使用第二蚀刻工艺来延伸开口110以[0039]在图6中，用导电材料填充开口110以形成贯穿通孔156A/158A。贯穿通孔156A/可以连接至集成电路管芯50/70中的一些上的导电元件或连接至集成电路管芯50/70中的一些，然而，从而使得伪贯穿通孔158A保持与那些集成电路管芯50/70内的集成电路电隔于开口110中的剩余部分形成贯穿通孔156A/15100的顶部管芯的第一层)，从而使得第二集成电路管芯50B的前侧面向第一集成电路管芯穿通孔156A/158A中的一些之上并且电连接至第一集成电路管芯50A和贯穿通孔156A/158A中的一些，但是任何期望数量的第二集成电路管芯50B可以附接在每个第一集成电路管芯第二集成电路管芯50B的集成电路电隔离，并且因此保持与管芯结构100的电连接元件(例[0046]第二集成电路管芯50B可以通过：将第二集成电路管芯50B放置在接合层122和接以通过电介质至电介质和金属至金属接合而接合至接合层122和接合件64B通过金属至金属接合而直接接合至接合焊盘12电路管芯50B、接合层122和接合焊盘124之间的所得接合包括电介质至电介质接合和金属芯结构100可以包括多于三个集成电路管芯层，诸如多于两个附接至集成电路管芯70的集[0051]间隙填充电介质128可以由候选材料中的一种形成，并且通过如上面结合间隙填孔56B在该去除工艺之后可以保持由半导的第二集成电路管芯50B的接合焊盘124)的开口130。开口130可以使用任何合适的工艺来第一蚀刻工艺来形成开口130以暴露缓冲层126，并且可以使用第二蚀刻工艺来延伸开口[0055]在图13中，用导电材料填充开口130以形成贯穿通孔156B/158B。贯穿通孔156B/中，伪贯穿通孔158B可以连接至集成电路管芯50/70中的一些上的导电元件或连接至集成通孔156A/158A和贯穿通孔156B/158B中的任一个或两者的各种其它布置形式。应该指出，通过在工艺的该部分形成开口130和贯穿通孔156B/158B，确保了缓冲层126和间隙填充电于开口130中的剩余部分形成贯穿通孔156B/158介质128和贯穿通孔156B/158B上方形成再分布结构140。再分布结构140包括介电层142和可以包括通过相应的介电层142彼此分隔开的多个金属化层144。再分布结构140的金属化层144可以电耦合至第二集成电路管芯50B的导电通孔56B并且电耦合至贯穿通孔156B/层和导电材料的剩余部分形成用于再分布结构140的金属化146电耦合至第二集成电路管芯50B的导电通孔56B并且电耦合至贯穿通孔156B/158B。UBM[0065]在图16中，可以沿例如相邻器件区域70D(未单独示出)之间的划线区域实施分割[0066]应该指出，先前描述的实施例管芯结构100是可以随后在集成电路封装件中实施除了独立封装集成电路管芯之外，封装管芯结构100可以允许异质管芯集成为具有小覆盖在密封剂上形成再分布线以从管芯结构100扇出连接来形成件148周围以及布线结构202和管芯结构100之间形成底部填充物(未单独示出)。在管芯结[0069]图17A至图17I示出了根据各个实施例的管芯结构100的中通孔158A以及用于与第二集成电路管芯50B和有源贯穿通孔156B相关的伪贯穿通孔158B的[0070]图17A至图17C表示其中特定层的伪贯穿通孔158以点状图案或网格布局布置的实设计布局从而使得承载或生成较高热量的组件沿电连[0074]图17D至图17I表示其中特定层的一些或所有伪贯穿通孔158具有棒形状或条形状(见图17D和图17E)、连续框架形状(见图17F和图17G)组第一接合焊盘物理接触的第一有源贯穿通孔以及与第三组第一接合焊盘物理接触的第贯穿通孔包括电连接至第一有源贯穿通孔的第二有源通孔的第二有源贯穿通孔，并且其设计或修改用于执行与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结