数字电路设计与仿真

1、数字电路设计与仿真,-陈俊锐,Contents,NCverilog仿真器，Verilog-XL仿真器及NClaunch简介,1,SimVision简介,2,设计过程简介,3,实例解说及演示,4,NCverilog仿真器，Verilog-XL仿真器及NClaunch简介,NCverilog简介,NCVerilog仿真器都是基于事件算法的仿真器。仿真器读入VerilogHDL描述并进行仿真以反映实际硬件的行为。NCVerilog是全编译仿真器，它直接将Verilog代码编译为机器码执行。其过程为：ncvlog编译Verilog源文件，按照编译指导(compiledirective)检查语义及语法，

2、产生中间数据。ncelab按照设计指示构造设计的数据结构，产生可执行代码。除非对优化进行限制，否则源代码中的元件(element)可能被优化丢失。产生中间数据。ncsim启动仿真核。核调入设计的数据结构，构造事件序列（时轮），调度并执行事件的机器码。有些事件可能消失(从不执行)除非限制优化过程。编译后的所有代码的执行使用同一个核。在交互模式下，可以使用Tcl命令及其针对NCVerilog的扩展命令来修改设计和控制仿真。这将在后面进行详细描述,Verilog-XL简介,Verilog-XL是一个交互式仿真器，过程如下：读入Verilog描述，进行语义语法检查，处理编译指导(compilerdir

3、ective)在内存中将设计编译为中间格式，将所有模块和实例组装成层次结构(设计数据结构)。源代码中的每个元件都被重新表示并能在产生的数据结构找到。决定仿真的时间精度，在内存中构造一个事件队列的时间数据结构(时轮)。读入、调度并根据事件执行每一个语句。Verilog-XL采用多种加速算法提高各种抽象级的仿真速度。每次重新启动Verilog-XL，将重复上述步骤。当进入交互模式时，可以输入VerilogHDL语句并加到设计的数据结构中。,NClaunch简介,NCLaunch,是一个图形界面的用户接口，能帮助你管理大型的设计工程。配置和启动编译器NCverilogcomplier，描述器NCve

4、rilogelaborator以及仿真器Simulator还可以在NCLaunch上运行像SDFcompiler，HDLAnalysisandLint,CodeCoverageAnalyzer,NCBrowse,andComparescan.之类的工具,NClaunch启动的界面,Nclaunchnewsimvision命令脚本为restore.tcl.svForpost-processing默认文件名为simvision.sv,选择File-savecommandscript,保存后可退出所有程序,进入PPE模式（不可继续对设计进行操作）,打开保存的simvision.sv文件，有提示怎么使用PPE模式其实很简单，就是在终端输入以下命令simvisioninputsimvision.sv，就会恢复到你此前保存时的情况（包括所有windows和waveform，etc）PPE模式只是对当时情况的恢复，不可再对设计进行操作,进入simulate（可继续对设计进行操作）,打开之前保存的restore.tcl文件，也会有提示。同样在终端键入一个命令，就会恢复到此前保存的状态，还可以继续对设计进行操作。,运用脚本文件,compile,elab