第25讲——习题课三(第7-8章典型题分析讲解)

1、计算机组成原理 第25讲 习题课三（第7-8章典型题分析讲解）,主讲人：李淑芝,通过第7-8章典型题分析讲解，让学生巩固所学知识，并能梳理知识点，达到举一反三的学习目的,教学目的,7.6 某指令系统字长为16位，地址码取4位，试提出一种方案，使该指令系统有8条三地址指令、16条二地址指令、100条一地址指令。,答：16-4-4-4=4，三地址指令最多可有24=16种，现在只需8种，16-8=8，剩余8种三地址指令，这8条三地址指令可变为8*24=128二地址指令，128-16=112，完全可以保证有100条一地址指令。,7.8 某机指令字长16位，每个操作数的地址码6位，设操作码长度固定，指令

2、分为零地址、一地址和二地址三种格式。若零地址指令有M种，一地址指令有N种，则二地址指令最多有多少种？若操作码位数可变，则二地址指令最多允许有几种？,答：16-6-6=4，则二地址格式最多有24-M-N种，若操作码位数可变则为（24*26*26-M）/26-N/26种。,7.15一相对寻址的转移指令占3个字节，第一字节是操作码，第二、三字节是相对位移量，而且数据在存储器中采用以高字节地址为字地址的存放方式。假设PC当前值是4000H。试问当结果为0，执行“JZ * +35”和“JZ * -17”指令时，该指令的第二、第三字节的机器代码各为多少？,答：因为结果为0，所以JZ跳转会实现，PC当前值为

3、4000H。 执行JZ * +35时，要转移的位移量为+35，转换成补码为23H，高位补0，所以第二字节为00H，三字节为23H。 执行JZ * -17时，要转移的位移量为-17，转换为补码为EFH，高位补1，所以第二字节为FFH，第三字节为EFH。,8.12 在5个功能段的指令流水线中，假设每段执行时间分别是10ns、8ns、10ns、10ns和7ns。对于完成12条指令的流水线而言，其加速比为多少？该流水线的实际吞吐率为多少？,解：流水线的时钟周期应按各步操作的最大时间来考虑，即应取10ns。根据流水线时空图，第一条指令出结果需要5个时钟周期，当流水线满载时，每个时钟周期可以出一个结果，即

4、执行完一条指令。 完成12条指令需要16个时钟周期，故实际吞吐率为：12/(10ns*16)=0.75*108条指令/秒 对于本题五级流水线而言，处理12条指令所需的时钟周期数为T=5+（12-1）=16个，而非流水线处理12条指令需要5*12=60个，故该流水处理器的加速比为60/16=3.75。,8.25 某机有五个中断源 L0、L1、L2、 L3、L4，按中断响应的优先次序由高向低排序为 L0、L1、L2、L3、L4，现要求中断处理程序改为L1、L4、L2、L0、L3，据下面的格式，写出各中断源的屏蔽字。,解：各中断源屏蔽状态见下表：设屏蔽位=1，表示屏蔽；屏蔽位=0，表示中断开放。,4

5、.16 设CPU共有16根地址线，8根数据线，并用#MREQ作访存控制信号，R/#W作读写命令信号。现有8片8K8位的RAM芯片与CPU相连，试回答：（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？,解：（4）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况。此时存储器只能寻址A13=1的地址空间(奇数片)，A13=0的另一半地址空间（偶数片）将永远访问不到。若对A13=0的地址空间（偶数片）进行访问，只能错误地访问到A13=1的对应空间（奇数片）中去。,4.28 主存容量为256K字，Cache容量为2K字，块长为4。

6、 （1）设计Cache地址格式，其中可装入多少块数据？ （2）在直接映射方式下，设计主存地址格式。 （3）在四路组相联映射方式下，设计主存地址格式。 （4）在全相联映射方式下，设计主存地址格式。 （5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。,解：根据Cache容量为2K=211字，得Cache字地址11位。根据块长为4，且访存地址为字地址，得字块内地址为2位，即b=2，且Cache共有211/4=29块，即c=9。根据256K=218字，得主存字地址为18位。,（1）Cache中可装入512块数据。,（2）在直接映射方式下主存字块标记为18-11=7。主存

7、地址格式如下：,主存字块标记（7位）Cache字块地址（9位）字块内地址（2位）,4.28 主存容量为256K字，Cache容量为2K字，块长为4。 （3）在四路组相联映射方式下，设计主存地址格式。 （4）在全相联映射方式下，设计主存地址格式。 （5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。,（3）在四路组相联映射方式下，根据四路组相联的条件，一组内有4块，得Cache共分512/4=128=27组，即q=7。主存字块标记为18-q-b=18-7-2=9位，主存地址格式如下： 主存字块标记（9位）组地址（7位）字块内地址（2位）,（4）在全相联映射方式下，主

8、存字块标记为： 18-b=18-2=16位，主存地址格式如下： 主存字块标记（16位）字块内地址（2位）,解：,（5）略,4.29 假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少？,解：（1）Cache的命中率为4800/（4800+200）=0.96,（2）平均访问时间为30ns0.96+150ns（1-0.96）=34.8ns,（3）由题意可知，访问主存的时间是访问Cache时间的5倍（150ns/30ns=5），设访问Cache的时间为t，访问主存的时间为5t，Cache-主存系统的访问效率为e，则 e=t/0.96