集成电路制备工艺培训课件(ppt 30页).ppt_第1页
集成电路制备工艺培训课件(ppt 30页).ppt_第2页
集成电路制备工艺培训课件(ppt 30页).ppt_第3页
集成电路制备工艺培训课件(ppt 30页).ppt_第4页
集成电路制备工艺培训课件(ppt 30页).ppt_第5页
已阅读5页，还剩25页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、2020/6/20,1,集成电路的基本概念 半导体集成电路的分类 半导体集成电路的几个重要概念,上节课内容要点,2020/6/20,2,内容概述,双极型集成电路,MOS集成电路,按器件类型分,按集成度分,SSI（100以下个等效门）,MSI（ xjc+xmc +TBL-up+tepi-ox,后道工序生成氧化层消耗的外延厚度,基区扩散结深,集电结耗尽区宽度,隐埋层上推距离,TTL电路：37m 模拟电路：717m,2020/6/20,21,典型PN结隔离双极集成电路中元件的形成过程,4:第二次光刻-P隔离扩散孔光刻,2020/6/20,22,典型PN结隔离双极集成电路中元件的形成过程,5:第三次光

2、刻-P型基区扩散孔光刻,2020/6/20,23,典型PN结隔离双极集成电路中元件的形成过程,6:第四次光刻-N+发射区扩散孔光刻,2020/6/20,24,典型PN结隔离双极集成电路中元件的形成过程,7:第五次光刻-引线孔光刻,2020/6/20,25,典型PN结隔离双极集成电路中元件的形成过程,8:铝淀积,2020/6/20,26,典型PN结隔离双极集成电路中元件的形成过程,9:第六次光刻-反刻铝,2020/6/20,27,双极集成电路元件断面图,B,E,C,p,n+,n-epi,n+,P+,P+,S,P-Si,n+-BL,B,E,C,S,A,A,P+隔离扩散,P基区扩散,N+扩散,接触孔

3、,铝线,隐埋层,2020/6/20,28,B,E,C,p,n+,n-epi,n+,P+,P+,S,P-Si,n+-BL,为了减小集电极串联电阻,饱和压降小，电阻率应取小.,为了减小结电容,击穿电压高，外延层下推小,电阻率应取大;,折中,TTL电路：0.2.cm 模拟电路：0.55.cm,2020/6/20,29,C,B,E,C,S,P+隔离扩散,P基区扩散,N+扩散,接触孔,铝线,隐埋层,A,A,B,B,C,C,作业: 1. 画出NPN晶体管的版图，并标注各区域的掺杂类型（直接在图上标）,写出实现该NPN晶体管至少需要多少次光刻以及每次光刻的目的。 2. 画出下图示例在A-A,B-B C-C处的断面图。,2020/6

人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论