基于FPGA芯片的最小系统设计

1、黑龙江大学本科生毕业论文（设计）档案编码：学院：电子工程学院专业：电子信息工程年级：2007学生姓名：王国凯毕业论文题目：基于 FPGA 的电梯自动控制系统设计指导教师：林连冬装订日期：备注栏本文在介绍了在当前国内外信息技术高速发展的今天，电子系统数字化已成为有目共睹的趋势。从传统的应用中小规模芯片构成电路系统到广泛地应用单片机，直至今天 FPGA 在系统设计中的应用，电子设计技术已迈人了一个全新的阶段。FPGA 利用它的现 场可编程特性，将原来的电路板级产品集成为芯片级产品，缩小体积，缩短系统研制周 期，方便系统升级，具有容量大、逻辑功能强，提高系统的稳定性，而且兼有高速、高 可靠性。越来越

2、多的电子设计人员使用芯片进行电子系统的设计,通过基于 FPGA 电梯系 统开发设计，说明了 FAPG 芯片研究的动机和研究意义。关键词FPGA；电梯系统；FLEX10K；JTAG；模块设计AbstractThis paper introduces the rapid development of information technology around the world today. Digitalized electronic systems have become the trend. From the traditional application of small and medi

3、um-chip circuitry to Microcontroller and FPGA application in system design, electronic design technology is stepping into a new field. By using its field programmable features, FPGA changes the original circuit board-level products to the chip-level integration products. Now FPGA has advantages of r

4、educed the size, shorten development cycle, facilitated in system upgrades, highly capacity, strong logic functions, stable system and high speed. More and more electronic designers use FPGA to design electronic systems. This paper shows the motivation and significance of designing by FPGA through t

5、he elevator FPGA system design.KeywordFPGA; Mini-System; FLEX10K; JTAG；Module design摘要 . IABSTRACT . II第一章引言 . 11.1 FPGA 的简述 . 11.2 研究的背景及意义 . 11.3 本课题主要研究工作. 11.4 本章小结 . 2第二章FPGA 基本知识 . 32.1 FPGA 的诞生 . 32.2 FPGA 的发展与现状. 32.3 FPGA 的结构特性 . 32.3.1 FPGA 的优点 . 42.3.2 FPGA 的缺点 . 52.4 FPGA 的分类 . 52.5 本章小结

6、. 7第三章Altera 可编程逻辑器件 . 83.1 Altera 产品概述 . 83.2 FLEX10K 系列 . 83.2.1 FLEX10K 系列概述. 83.2.2 FLEX10K 系列器件性能 . 83.2.3 FLEX10K 系列器件电源设计 . 93.3 Quartus II 软件部分 . 103.3.1 Quartus II 软件功能说明 . 103.3.2 Quartus II 软件使用设置 . 113.3.3 FLEX10K 系列器件下载设计 . 133.4 本章小结. 14第四章硬件电路设计 . 154.1 Altium Designer 6.0 主要特点 . 154.

7、2 扩展电路原理图设计. 164.2.1 复位和晶振电路原理图设计 . 164.2.2 蜂鸣器电路原理图设计. 174.2.3 开关电路原理图设计 . 174.2.4 显示模块电路原理图设计 . 184.3 基本电路原理图设计 . 214.3.1 USB 接口供电电路原理图设计 . 214.3.2 JTAG 模式配置电路原理图设计 . 224.3.3 最小系统接口电路原理图设计 . 234.3.4 D 型并口下载线电路原理图设计 . 234.3.5 最小系统电路设计的总体电路原理图 . 244.4 最小系统电路 PCB 板设计 . 254.4.1 PCB 板设计总体电路的工作流程 . 254.

8、4.2 最小系统总体电路原理图设计 . 254.4.3 最小系统下载线电路原理图设计 . 264.5 最小系统电路实物图. 274.5.1 最小系统总体电路实物图 . 274.5.2 下载线电路实物图 . 294.6 本章小结 . 29第五章测试结果与分析 . 305.1 调试过程. 305.1.1 八位 LED 显示调试 . 305.1.2 四位七段数码管显示调试 . 315.1.3 LCD 显示调试 . 315.1.4 蜂鸣器调试 . 315.2 调试结果. 325.2.1 LED 流水灯调试结果 . 325.2.2 四位七段数码管调试结果 . 325.2.3 LCD1602 液晶屏调试结

9、果. 335.3 调试结果分析 . 335.4 本章小结. 33 结论 . 34 参考文献. 35 附录 . 37 附录 1 . 37 附录 2 . 40致谢 . 44第一章引言1.1 FPGA 的简述FPGA1-30 是英文 Field Programmable Gate Array 的缩写，即现场可编程门阵列。FPGA 利用它的现场可编程特性，将原来的电路板级产品集成为芯片级产品，缩小体积，缩短 系统研制周期，方便系统升级，具有容量大、逻辑功能强，提高系统的稳定性的同时兼 有高速、高可靠性。可以在数字系统设计中完全由用户通过软件进行配置和编程，从而 完成某种特定的功能。1.2 研究的背景及

10、意义20 世纪 70 年代，出现了基于与或阵列的可编程逻辑器件（简 PLD：Programmable Logic Device）16-31。这种可编程逻辑器件的结构简单，由它实现的逻辑电路都具有高 速的性能，但是只能实现用少量的乘积项来表示小规模逻辑电路。如果乘积项增加，它 们的连线结构会变得十分庞大以至于无法实现。1984 年，Altera 公司采用 CMOS 的 EPROM 工艺研制了首块可擦写的可编程逻辑器件(称为 EPLD)，它可用紫外线擦除并重复编程。1985 年 Lattice 公司用 EEPROM 工艺研制出电可擦除的可编程逻辑器件 GAL(通用逻辑阵 列)，它具有设计灵活、高速

11、、低功耗、改写迅速方便的特点，成为当时的一种常用工 业标准器件之一。对于可编程器件的另一个分支，Xilinx 公司于 1985 年推了首块现场 可编程门阵列 FPGA。它结合了 PLD 的可编程性和掩膜可编程门阵列(MPGA)的通用连线 结构，使得可编程器件具有较高的逻辑密度。其后，各公司又相继推出了各种功能强劲 的 FPGA 系列产品。FPGA 解决了定制电路的不足，同时克服了原有可编程器件门电路数有限的缺点。 在当今数字系统设计的主要硬件平台中，其主要特点就是完全由用户通过软件可以反复 进行配置和编程，完成用户所需要的特定功能，缩短了系统设计的周期，提高了实现的 灵活性并降低了成本，因此

12、FPGA 备受广大学者和开发人员的喜爱。这可编程逻辑特性 也使可编程器件在集成电路设计原型验证以及软硬件协同设计等相关领域得到广泛的 应用。1.3 本课题主要研究工作本课题主要研究的内容是设计一款基于 FPGA 芯片的最小系统，一开始通过翻阅很 多有关 FPGA 的资料，对 FPGA 有了更深刻的了解，根据所学到的知识去设计原理图，原理图设计好以后就开始绘制 PCB，将绘制好的 PCB 版图发给制板公司印制，手工把元器件焊接到电路板上，再对做好的实物进行编程运行，测试最小系统是否可以正常运行， 测试过程中系统板的各个模块的工作一切正常，本课题设计结束。我们要研究的是 Altera 公司推出的一

13、款 FLEX10K 系列芯片，通过学习该芯片的工 作原理和使用特性，设计一个基于 FLEX10K 芯片的最小系统，通过对该最小系统的设计 让大家能够更好的了解 FPGA，并对其产生浓厚的兴趣，为更多想要了解学习 FPGA 的人 们做个很好的开头。1.4 本章小结本章主要介绍了 FPGA 是现场可编程门阵列，简述课题的相关内容及相关背景知识， 最后介绍了该课题的主要研究工作，了解本课题的设计环节和进行的过程，使课题研究 的目的更明确，思路更清晰。第二章FPGA 基本知识2.1 FPGA 的诞生1984 年，在硅谷工作的 Bernie Vonderschmitt、Ross Freeman 和 Ji

14、m Barnett 共 同构建了一个设想，他们梦想创立一家不同于一般的公司。他们希望创建一家在整个新 领域内开发和推出先进技术的公司。并且，他们还希望以这种方式领导它：在这里工作 的人们热爱他们的工作、享受工作的乐趣，并对他们所从事的工作着迷23-31。2009 年 2 月 18 日，Ross Freeman 因他的这项发明现场可编程门阵列 (FPGA) 而荣登 2009 美国发明家名人堂 Freeman 先生的发明是一块全部由“开放式门”组成的 计算机芯片，其专利号为 4,870,302。采用这种芯片，工程师可以根据需要进行编程， 添加新的功能，满足不断发展的标准或规范要求，并可在设计的最后

15、阶段进行修改。2.2 FPGA 的发展与现状FPGA 出现后立即受到世界范围内电子设计工程师的普遍欢迎，并得到迅速发展。 FPGA 不断向新市场渗透，并继续成为电子系统的核心。根据 In-Stat 报告，全球 FPGA 交货值将从 2005 年的 19 亿美元增长到 2010 年的 27.5 亿美元25，其中大部分将来 源于小批量交货。最大的最终用户细分市场将是通信业和工业。FPGA 市场实力的增长有两个因素：它们比 PLD 有更高的密度和性能，因而它们能 实现更多的功能，而其它替代品（例如 ASIC 和 ASSP）的成本则在多数情况下过于昂 贵。目前世界各著名半导体器件公司,如 Xilinx

16、7815、Altera1-69、Actel1012等公司, 均可提供不同类型的 FPGA 产品。Xilinx 公司生产的 FPGA 从最初的几千个可利用门 发展到现在已达千万个可利用门。系统内可编程技术、边界扫描技术的出现也使器件在 编程技术和测试技术及系统可重构技术方面有了很快的发展。众多公司的竞争促进了可 编程集成电路技术的提高，使其性能不断完善，产品日益丰富。可编程逻辑器件将在结 构、密度、功能、速度和性能等各方面得到进一步发展，并在现代电子系统设计中得到 更广泛的应用。2.3 FPGA 的结构特性对于 PROM、EPROM、E2PROM4-18这些可编程器件的可编程原理是通过加高压或紫

17、外 线导致三极管或 MOS 管内部的载流子密度发生变化，实现所谓的可编程，但是这些器 件或只能实现单次可编程或编程状态难以稳定。FPGA 则不同，它采用了逻辑单元阵列LCA(Logic Cell Array) 这样一个新概念，内部包括可配置逻辑模块 CLB(ConfigurableLogic Block)、输出输入模块 IOB(Input Output Block) 和内部连线(Interconnect) 三个部分。FPGA 的可编程实际上是改变了 CLB 和 IOB 的触发器状态，这样，可以实现多次重 复的编程由于 FPGA 需要被反复烧写，它实现组合逻辑的基本结构不可能像 ASIC 那样

18、通过固定的与非门来完成，而只能采用一种易于反复配置的结构。查找表可以很好地满 足这一要求，目前主流 FPGA 都采用了基于 SRAM 工艺的查找表结构，也有一些军品和 航天级 FPGA 采用 Flash 或者熔丝与反熔丝工艺的查找表结构。通过烧写程序文件改变 查找表内容的方法来实现对 FPGA 的重复配置，来实现一定要求的功能2.3.1 FPGA 的优点上市时间短；成本高效的设计及验证方法；可重复编程性上市时间短是 FPGA 的一个最大优点。在 ASIC 设计方法中，即使已经得到了目标 系统的一个验证过的最终设计方案，也要花费几个月甚至 1 年的时间来生产实现系统 的实际芯片。与 ASIC 不

19、同，使用 FPGA，一旦我们有了对于一个系统的有效设计，最 终芯片可以通过可编程逻辑单元及互连单元的配置在一天内生产出来。最终用户无需第 三方供应商的任何帮助就可完成 FPGA 的制作。这种“非定制”的设计方法使得产品能 以比用 ASIC 方法制作短得多的周期时间进入市场。另一方面，这种短时间上市的优点 让 FPGA 设计软件承担了很大的压力。为了达到产品的快速周期时间，FPGA 设计软件 必须能快速地将 HDL（硬件描述语言）描述编辑成配置比特流。高效的设计及验证是“非定制”FPGA 设计方法的另一直接成果。随着半导体制造 技术的进步，硅器件的单位面积制造成本迅速降低，FPGA 厂商不断采用

20、新工艺使得 FPGA 的单片价格不断下降。相反随着设计复杂性的增加，ASIC 的开发费用逐渐增加， 由于 FPGA 设计系统不需要任何定制的掩模制造，所以就没有相应的工装费用。随着技 术进步，由于生产设备越来越先进，ASIC 的起动费用持续走高而 FPGA 起动费用近似 不变。FPGA 和 ASIC 的交叠容量也不断增长，这使得 FPGA 在越高的容量越能高效的 利用成本。就系统测试和验证而言，使用 FPGA 的设计者比 ASIC 设计者有更多的自由 度和灵活性。考虑到实体制造成本，ASIC 设计必须花费很多成本在时序仿真上以在生 产阶段之前保证设计的正确性。FPGA 设计在一个较小风险下工作

21、。首先，由于 FPGA 的 可再编程性，任何在设计中发现的缺陷都可以不用附加成本进行修正。其次，用以 FPGA 设计好的芯片对整个系统进行在线测试是可行的。因此，整个系统可以全速运行并且时间精确。比纯粹基于仿真的检验方法更彻底地排除可能的系统错误。在当前市场上可能得到的大多数 FPGA基于 SRAM 或基于 EPROM 可以提供可再 编程性。这种可再编程性在减少产品的生命周期成本上是十分重要的。另一方面，由于 产业动态在快速地变化，新产品在较短时间内达到大容量，这时生命周期逐渐变得更短。 更糟的是，由于缺乏工业标准，有时一个简单的产品需要多次实现。在这种情况下，可 再编程为系统设计者提供了巨大

22、的灵活性。一个 VLSI 设计者在通过现场已配置好的系 统中重新配置 FPGA 能够以最小的成本自由地修改现存的设计或彻底重新设计一个产 品。2.3.2 FPGA 的缺点低逻辑密度；低电路速度逻辑密度是指在芯片上能配置的逻辑数。由于 FPGA 必须提供可编程性，因此有相 当大的面积惩罚。可编程电路单元为逻辑设计者提供了很大的灵活性用以实现任意的逻 辑功能及线网模式。但同时，这些可编程电路单元比 ASIC 定制的电路单元占据更大的 空间，特别是在一个固定 FPGA 面积中留下较少的空间用以实现有用的电路逻辑。当前 的 FPGA 结构研究揭示：在一个简单的 FPGA 中，逻辑面积仅占可编程互连面积

23、的 10。 由于这一有限的逻辑容量，为了实现完全的逻辑功能，相比于 ASIC 技术 FPGA 需要具有 更高逻辑容量的芯片。实现一个系统需要多重 FPGA 是十分普遍的。在一个 FPGA 中使用 额外的逻辑单元或布线资源的边际成本为 0，但是如果设计与单个硬模不匹配则成本会 快速增加。因此，有限的逻辑容量成为在显著增长的系统成本中的一个主要因素。相对较慢的电路速度是 FPGA 技术的另一个众所周知的缺点。FPGA 的连接线路由可 编程互连点（PIP）及线网段构成。除金属线网段的寄生电阻、电容之外，每个可编程 互连点也包含电阻及电容，这导致较长的信号传播延迟。不幸的是，在 FPGA 设计中， 来

24、自这些可编程互连点的扩大的延迟决定着线网互连延迟（即，布线延迟），而布线延 迟是远远超过逻辑延迟的。因此这些可编程互连单元虽然提供了设计灵活性但也是 FPGA 设计低效的首要因素。2.4 FPGA 的分类按照互连线编程工艺，即它们制作的基本方法，FPGA 可分为三类：基于 SRAM 型、 反熔丝型及基于 EPROM/EEPROM 型 。基于 SRAM 型：可编程互连线由一个传输晶体管（或传输门）及一个控制它们的SRAM 比特构成（图 2-1）23，由存储在 RAM 单元中的比特值决定传输晶体管是开还是关。这一技术的优点是 1）通过简单地下载一批新 RAM 位单元值就可以实现在线电路 的重新配置

25、；2）可以用标准的 CMOS（互补型金属氧化物半导体）技术生产。然而，由 于每个 SRAM 位单元需要至少 5 个晶体管，相比其他方法需要的面积大的多。而且由 于 SRAM 的挥发特性，使其需要借助外部电源以维持数据，且操作上需由外部进行数据 下载。应用于实际产品上时，往往需要搭配另一个专用的 ROM 将程序永久保存，并且 在每次系统启动时，也必须花费许多时间将程序从外部的 ROM 读到 FPGA 的 SRAM 中，对 程序的保密性造成不良的影响。图 2-1 互连线编程工艺 SRAM 型反熔丝型：反熔丝是具有通孔（或接触孔）大小的一次可编程单元）在编程前，反 熔丝具有高阻抗相当于“未连接”（图

26、 2-1）23。一旦编程后，反熔丝熔断并在终端之 间建立一个低阻抗连线。此技术的优点为：1）所需面积比开关晶体管小的多；2）它产生了相当低的 R-C 线路延迟，这是由于熔丝上的电阻及电容较低。主要缺 点是一次可编程性，即一旦 FPGA 配置形成一个设计，就不可能将 FPGA 重新用于不同 的设计。图 2-2 互连线编程工艺反熔丝型基于 EPROM/EEPROM 型：与 EPROM 存储器中所采用的方法相同。EPROM 单元通过浮栅电荷注入而起作用（图 2-1）23。一个 EPROM 的晶体管由两个栅组成：一个浮栅 及一个选择栅。在非编程状态下通过控制选择栅，晶体管打开。然而，当晶体管流过大 电

27、流编程时，它永久关闭而对其选择门上的信号没有响应。这一技术的优点是它可再编 程而不需要额外存储配置的位。并且其开关所需面积比 SRAM 开关少的多。然而，与SRAM FPGA 不同的是：EPROM/EEPROM FPGA 是非在线可再编程。2.5 本章小结图 2.3 互连线编程工艺 EPROM 型本章详细介绍了 FPGA 的发展历史及发展现状，小篇幅地阐述了 FPGA 的结构特点，更为详细的举例说明 FPGA 具有众多优点的同时所存在的缺点，最后叙述按照互联线工 艺来把 FPGA 划分为三个类。第三章Altera 可编程逻辑器件3.1 Altera 产品概述Altera1-9在 20 世纪 9

28、0 年代以后发展很快，是最大的可编程逻辑器件供应商之一， 总部位于美国硅谷圣侯赛，其主要产品有属于 EPLD 的 MAX3000/5000/7000/9000 和 Classic 系列，属于 FPGA 的 FLEX6K/8K/10K、APEX20K、ACEX1K、APEX、Mercury、Excalibur 和 Stratix 系列。有的资料将 Altera 产品都归类为 CPLD。Altera 的开发工具 MAX+PLUS被普遍认为是最优秀的 PLD 开发平台之一，可以开 发 除 APEX20K 、 APEX 、 Mercury 、Excalibur 和 Stratix 系列 以外的 该公

29、司所 有 EPLS/FPGA 器件。APEX20K、APEX、Mercury、Excalibur 和 Stratix 系列器件有 Altera 的 Quartus 开发软件支持。3.2 FLEX10K 系列3.2.1 FLEX10K 系列概述FLEX10K 是工业界第一个嵌入式的可编程逻辑器件，采用可重构的 CMOS SARM 工艺， 把连续的快速通道互连与独特的嵌入式阵列结构相结合，同时也结合了众多可编程器件 的优点来完成普通门阵列的宏功能。由于其具有高密度、低成本、低功率等特点，所以 脱颖而出成为点进 Altera PLS 中应用最好的器件系列。集成度已达到 25 万门。它能让 设计人员轻

30、松地开发出集存储器、数字信号处理器及特殊逻辑包括 32 为多总线系统等 强大功能于一体的芯片。到目前为止，已经推出了 FLEX10K、FLEX10KA、KFLEX10KV、 FLEX10KE 等分支系列。FLEX10K 结构类似于嵌入式门阵列，是门阵列市场中成长最快的器件。像便准门阵 列一样，嵌入式门阵列采用一般的门海结构实现普通逻辑。因此，在实现大的特殊逻辑 时会有潜在的死区。与标准门阵列相比，嵌入式门通过在硅片中嵌入逻辑块的方法来减 少死区，提高速度。然而，典型的嵌入式宏功能模块通常是不能改变的，这就限制了设 计人员的选择。相反，FLEX10K 器件是可编程的，在调试时它允许设计人员全面控

31、制嵌 入式宏功能模块和一般的逻辑，可以方便地反复修改设计。3.2.2 FLEX10K 系列器件性能FLEX10K 系列器件拥有突出的性能特点，如表 3-1 所示。表 3-1 FLEX10K 系列典型器件性能对照表特性EPF10K10EPF10K20EPF10K50EPF10K100EPF10K250器件门数3100063000典型可用门数100002000050000逻辑单元数57611522880499212160逻辑阵列块数721443606421520嵌入式阵列块数36101220总 RAM 位数614412288204802457640960最大用户 I/O 引脚数1501893104

32、06470（1）FLEX10K 是工业界第一种嵌入式的 PLD 器件系列，具有实现宏功能的嵌入式阵列和实现普通功能的逻辑阵列，可提供可编程单芯片系统 SOPC 集成。（2）高密度：1 万两万个可用门。高达 40960 位内部 RAM 所有这些都可在不减 少逻辑能力的轻快下使用。（3）系统级特点：支持多电压接口；在 FLEX10KA 器件中允许输入的引脚电压为5.0V，在 FLEX10KB 器件中允许输入的引脚电压为 3.3V 和 5.0V；低功耗；遵守 PCI 总 线规定；内带 JTAG 边界扫描测试电路；器件采用先进的工艺制造并可在 2.5V、3.3V、5.0V 电源电压下工作。所有器件都

33、100%经过功能测试。（4）灵活的内部连接；快速、可预测连线延时的快速通道连续式不限结构；实现 快速加法器、计数器和比较器的专用进位链；实现高速、多输入逻辑函数的专用级联接； 实现内部三态总线的三态模拟；多的六个全局时钟信号和四个全局清除信号。（5）强大的 I/O 引脚功能：每个引脚都有一个独立的三态输出时能控制及漏极开 路配置选项；可编程输出电压的摆率控制，可以减少开关噪声。FLEX10KA、FLEX10KE、 FLEX10KS 器件支持热插拔。（6）多种封装方式：用户可任意选择 84500 引脚的各种封装。封装形式有 PLCC、 TQFP、PQFP、RQFP、PGA、BGA 等，同一种封装

34、中的各种 FLEX10K 系列器件的引脚相兼 容。3.2.3 FLEX10K 系列器件电源设计在设计大规模 FPGA 开发板电源时，开发者要在系统整体方案的成本，电路板面积 和效率之间进行折中。LDO 稳压器为电流输出要求较低的应用提供了体积小且廉价的解决方案；DC/DC 调整器解决方案能够保证高得多的电源变换效率，散热简单，是一般 FPGA电源的理想选择；DC/DC 控制器解决方案设计灵活，输出电流大，是特大规模 FPGA 开 发板的最佳选择；电源模块即插即用，为 FPGA 电源设计提供了一种最为快捷的解决方 案。在使用直流电源回路中，当电路从一个状态转换为另一种状态时，就会在电源线上 产生

35、一个很大的尖峰脉冲信号，形成瞬变的噪声电压。配置去耦合电容可以抑制因负载 变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法。对高频和低频都有一 定抑制作用，一般在电源部分都采用大电容与小电容并联接在电源两端。本课题研究的是 FLEX10K10 可编程逻辑芯片，芯片整体都是由 5.0V 电源供电，所 以在电源这块我们省去了更多地考虑电源设计的复杂问题，而是使用了我们最常见的 USB 口来供电，不需要额外的开关电源供电，电路板增加电源控制开关，使用方便。这 样一来既省去制作电源的费用和精力，同时又为芯片的可靠又高质量的供电有了很好的 保证。3.3 Quartus II 软件部分3.3.1

36、Quartus II 软件功能说明Altera 的 Quartus II2628-30软件提供了完整的多平台设计环境，能满足各种 FPGA、 CPLD 的设计需要，是片上可编程系统（SOPC）设计必需的综合性环境。Quarttus II 软件支持 VHDL、Verilog、AHDL 语言，原理图的设计，并支持多种语言嵌套使用。Quartus II 也可以利用第三方的综合工具，如：Leonardo Spectrum、Synplify Pro、FPGA ComplierII，并能直接调用这些工具。同样，Quartus II 具备仿真功能，同时也支持 第三方的仿真工具，例如 ModelSim、VCS

37、、NC-Verilog、NC-VHDL、NC-Sim 等。Quartus II 包括模块化的编译器。编译器包括的功能模块有分析/ 综合器（Analysis&Synthesis）、适配器（Fitter）、装配器（Assembler）、时序分析器（TimingAnalyzer）、设计辅助模块（Design Assistant）、EDA 网表文件生成器（EDA Netlist Writer）、编辑数据接口（Compiler Database Interface）等。可以通过选择 Start Compilation 来运行全局编译，也可以选择 Start 单独运行各个模块。Quartus II 还包含

38、许多十分有用的 LPM（Library of Parameterized Modules）模 块，它们是复杂或者高级系统构建的重要组成部分，在 SOPC 设计中将被大量使用。 Altera 提供的可参数化宏功能模块和 LPM 函数均基于 Altera 器件的结构做了优化设计。在许多情况下，一些电路模块必须通过应用 LPM 才能构建，例如一些片上存储器、DSP 模块、LVDS 驱动器、PLL 等等。这些模块可以通过 MegaWizard Plug-In Manager（Tools 菜单）来进行设计。本课题研究 FLEX10K 系列器件的下载软件我们使用 QUARTUS软件，与 Mux+plus

39、II 相比，Quartus II 功能更为强大，界面更加亲和，支持全部的 Altera 器件，并且支持 SOPC 系统的设计。3.3.2 Quartus II 软件使用设置（1） 打开 QuartusII 软件。（2） 选择路径。选择 File/New Project Wizard，指定工作目录,指定工程和顶 层设计实体名称；注意：工作目录名不能有中文。（3） 添加设计文件。将设计文件加入工程中。单击“Next”，如果有已经建立好 的 VHDL 或者原理图等文件可以在 File name 中选择路径然后添加，或者选择 Add All 添加所有可以添加的 设计文件（.VHDL ,.Verilog

40、 原理图等）。 如果没有直接点击 “Next”，等建立好工程后再添加也可，这里我们暂不添加。(4) 选 择 FPGA 器 件 。 Family 选 择 Cyclone ， Available device 选 择 EP1C12Q240C8,Packge 选择 Any QFP，Pin Count 选择 240，Speed grade 选择 8；点 击“Next”。（5）选择外部综合器、仿真器和时序分析器。Quartus II 支持外部工具，可通过 选中来指定工具的路径。这里我们不做选择，默认使用 Quartus II 自带的工具。（6）结束设置。单击“Next”，弹出“工程设置统计”窗口，上面列

41、出了工程的相 关设置情况。最后单击“Finish”，结束工程设置。（7）建立原理图文件。如果在建立工程时没有添加设计文件，这时可以新建文件 再添加。也可通过选择 Project/ Add/Remove Files In Project 来添加外部文件。(8) 添加文件到工程中。点击“OK”，并选择 File/Save As，选择和工程相同的 文件名。点击“保存”，文件就被添加进工程当中。（9）原理图建立完毕。这时，可以开始在原理图上进行设计了。 提示：用户可以在打开 Quartus II 后直接建立原理图或者 VHDL 文件，选择 SaveAs，系统会提示是否要保存为工程文件，选择建立工程文件

42、，也可进入工程文件建立流 程。（10）添加器件。按照电路图添加器件并连线。（11）编译。选择 Processing/Start/StartAnalysis&Synthesis 进行综合。(12) 添 加 管 脚 信 息 。 当 综 合 完 成 后 ， 网 表 信 息 才 会 生 成 。 选 择 Assignments/Assignment Editor 在 Edit 中选择 Node Fider，在 Node Fider 中选择 List 显示所有节点信息，然后全部选中。（13）为每个节点分配引脚。（14）全局编译。（15）下载。下载可以选择 JTAG 方式和 AS 方式（JTAG 下载方式把

43、文件直接下载 到 FPGA 里面，AS 下载方式把文件下载到配置芯片里面，因此可以掉电存储）。选择 Tool/Programmer，选择 JTAG 下载方式，选择 Add File，添加.sof 文件（AS 下载选 择.pof 文件）并选中 Program/Configure,点击“Start”后开始下载。第一次使用下 载时，首先点击“Hardware Setup.”，打开 Hardware Setup 对话框，然后点击 Add Hardware，选择 ByteBlasterII 后单击 ”Select Hardware”，选择下载形式为 ByteBlasterII。安装完成后进行一系列的设置

44、就可以正常的使用了（图 3-1）。图 3-1 Quartus II 打开的界面3.3.3 FLEX10K 系列器件下载设计FLEX10K 系列芯片的烧写方法有多种：常见的有 JTAG 模式、PS 模式、AS 模式等。 下面先介绍本课题中所用到的 JTAG 模式下载（图 3-2）29。图 3-2 JTAG 模式下载电路（1） 上拉电阻应该连接在同下载线同一个电源上（2） FLEX10K 器件 TQFP 封装 144 引脚的没有 TRST 管脚。因此在配置该芯片时应 该把 TRST 管脚忽略掉。（3） 管脚 nCONFIG,MSELO,and MSEL1 应该连接到支持非 JTAG 配置模式下，如果 电路中仅有 JTAG 配置模式被使用，那就要将 nCONFIG 管脚接电源 VCC,管脚 MSELO and MSEL1 连接到 GND。（4） VIO 对于 MasterBlaster 输出器件是一个基准电压。（5） 为 APEX20KE 和 APEX20KC 芯片进行下载配置应该把上拉电阻换成 10K。 其次介绍 PROM 的烧录方法（图 3-3）29：图 3-3 AS 模式烧录 PROM 电路依据不