quartusII使用初步教材_第1页
quartusII使用初步教材_第2页
quartusII使用初步教材_第3页
quartusII使用初步教材_第4页
quartusII使用初步教材_第5页
已阅读5页,还剩55页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、Quartus II 8.0使用介绍,Quartus II 8.0 简介,EDA开发平台 PLD/FPGA 功能: 设计输入、编译、 逻辑综合、器件适配、 设计仿真、定时分析、器件编程,Quartus II使用方法,建立新项目 建立新Verilog HDL文件 编译项目 建立新块设计文件 功能仿真 分配器件及引脚 下载文件到开发板,License 的设置,License 的设置,在终端下输入ipconfig /all,找到物理地址,License 的设置,license.dat里的XXXXXXXXXXXX用物理地址(例子里是50784c76e2b1)替换,在License file 中导入li

2、cense.dat,一、建立新项目,建立新项目:FileNew Project Wizard,指定完项目目录后的界面: 项目名称、顶层设计实体名称缺省使用该目录名称。 项目名称一般可任取,但顶层设计实体名称一定要与将要设计的某个文件同名。,FileNew 或 工具栏上的“新建”按钮 在出现的“新建”界面的“Device Design Files”标签中选择“Verilog HDL File”。,二、建立新VerilogHDL文件,输入VerilogHDL源文件,保存VerilogHDL源文件 本例中的项目只有这一个文件,所以该VerilogHDL源文件的名称与该项目的顶层设计实体名称相同,当然

3、,该VerilogHDL源文件的名称一定与它内部的实体(“Entity”)名称相同。,编译项目:菜单Processing-Start Compilation或工具栏的编译按钮,三、编译项目,四、建立新块设计文件,使用Quartus II软件在进行数字逻辑设计时,除了可用VHDL进行设计外,还可以用“块文件”进行设计。用块文件进行数字逻辑设计一般就是用电子元器件进行设计,也即电路原理图设计。下面的例子介绍如何用块文件进行数字逻辑设计。在这个例子中,要实现的功能是这样的: AB and C,指定项目目录、名称等,建立块文件 在新建文件的“Device Design Files”标签中选 中“Blo

4、ck Diagram/Schematic File”,块文件编辑窗口 为输入元器件,鼠标双击任意空白处。,输入元器件的界面,输入或查找元器件 输入“and2”,点击“OK”按钮结束。,输入完“and2”器件后的界面,输入“input”引脚,输入完所需的所有器件后的界面,连接器件,为输入、输出引脚命名 双击要命名的输入或输出引脚,在出现的界面 中的“Pin name”栏中为器件指定名称。,指定完所有名称后的界面,保存块文件 并编译项目:菜单Processing-Start Compilation或工具栏的编译按钮,建立波形文件 为进行仿真需要建立波形文件。在“新建文件”的“Other Files

5、” 标签栏中选择Vector Waveform File”。,五、仿真,波形文件编辑器界面,输入“节点”:在左侧空白栏处点击鼠标右键选择Insert Node or Bus; 或在空白处双击鼠标,输入“节点”界面 点击“Node Finder”按钮,查询节点界面(注意,fliter 要选择Pin:all) 点击“Start”按钮查询节点,查找后的界面 被查找到的节点列在左侧栏中。本例中要使用 所有节点,点击“”按钮把所有节点选中。,选中完节点后的界面 点击“OK”按钮结束。,节点查找完成后的界面 点击“OK”按钮结束。,节点插入完成后的界面,为输入节点指定波形 选中“Pin”节点的10ns到2

6、0ns部分,然后点击左侧的“1”。,为“Pin”指定完波形的界面,保存波形文件,仿真分类,功能仿真 时序仿真 在菜单Assignments-Settings-Simulator -Simulation Mode中选择Functional或Timing,功能仿真,先要生成功能仿真的网表 Processing Generate Functional Stimulation Netlist,点击工具栏上的“仿真”按钮。,仿真后的波形文件,编译项目后进行仿真,时序仿真,为项目指定器件及分配器件的引脚,七、分配器件及引脚,六 DE2板的使用连接,参见DE2使用手册 DE2板的结构及连接 Page 4-1

7、0 DE2板上开关,按键,LED灯,时钟的控制引脚号及控制方法参见Page26-29,指定器件族(Family) 本例使用CYCLONE II器件族,指定具体器件(Available Devices) 本例使用EP1C6Q240C8器件,分配引脚 Assignments Assignment editor得到上图界面,指定具体引脚 点击PIN,在TO选框内加入引角,并指定引角号(编译),打开“Programmer(Tools菜单中或工具栏中的快捷方式),八、下载文件到开发板,下载文件界面 如果现在硬件没有设置,要首先设计现在硬件:点击“Hardware Setup”按钮。(后面是Quartus5.0的设置方式,8.0不需设置),下载硬件设置界面 点击“Add Hardware”按钮。,选择硬件 选择“ByteBlasterMV or ByteBlaster II”,点击“OK”结束。,添加完下载硬件后的界面 添加完下载硬件,如“Current selectd”还是显示“No hardware”,则点击下拉框,选择ByteBlasterII,下载硬件设置完成后的界面 在“Type:”后显示了下载硬件。为添

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论