第二章 MCS-51系列单片机的结构和原理

1、内容,2.1 内部组成 2.2 存储器 2.3 并行输入/输出端口结构 2.4 引脚、时钟电路与CPU时序 2.5 复位电路,2.1 MCS-5l系列单片机的内部组成,MCS-51系列单片机简介 MCS-51系列单片机是美国Intel公司的高性能8位单片微机。 按其存储器配置状态可分3种： 片内ROM型 片内EPROM型 外接EPROM型（无ROM） 按其功能可分8种类型：,1.基本型 该类型的典型产品是8051 特性：8位CPU；片内RAM有128字节；片内ROM有4K字节；21个特殊功能寄存器；4个8位并行I/O口，一个全双工串行口；2个16位定时器/计数器；5个中断源、2个中断优先级；一

2、个片内时钟振荡器和时钟电路。 基本型的产品还有 8031、8051、8751 8031AH、8051AH、8751H、8751BH等 8051AH与8051不同点在于采用了HMOS工艺制造,2.增大内部存储器的基本型 内部RAM和ROM容量比基本型单片机增大一倍。如8052AH、8032AH、8752BH。 3. 低功耗基本型 这类产品型号中带有“C”字，采用CHMOS工艺，其特点为低功耗。产品有80C51BH、80C31BH、87C51。 4. 高级语言型 如8052AHBASIC芯片内固化有MCS BASIC52解释程序。 5. 可编程计数阵列（PCA）型 该类产品具有两个特点：一个是有5

3、个比较/捕捉模块；另一个是有一个增强的多机通信接口。该类产品有83C51FA、80C51FA、87C51FA、83C51FB等。,6. A/D型 该系列单片机带有8路8位A/D；半双工同步串行接口；拥有16位监视定时器；扩展了A/D中断和串行口中断，使中断源达到7个；具有振荡器失效检测功能。该类产品有83C51GA、80C51GA、87C51GA等。 7. DMA型。实现高速数据传送 该产品分为两类。一类产品是DMA、GSC型，产品有83C152JA、80C152JA、80C152B等。另一类产品是DMA、FIFO型，产品有83C452、80C452、87C452P。 8. 多并行口型 此类单

4、片机是在80C51基础上，新增加和P1口相同8位准双向P4口和P5口，还增加在内部具有上拉电阻的8位双向口P6口。该类产品有83C451、80C451。,51与52子系列： 51子系列：主要产品8031、8051、8751、89C51 52子系列：主要产品8032、8052、8752、89C52 无 ROM EPROM EEPROM 51与52的区别在于： 51子系列RAM有128B；ROM有4KB;2个16位定时器/计数器; 52子系列RAM有256B；ROM有8KB;3个16位定时器/计数器; 8051是最早最典型产品，其它均以此为核心再增加部分功能部件构成。因此具有相同的系统结构。以80

5、51为例介绍系统结构、工作原理、资源特性和使用方法。,图2-1 8051内部结构原理框图,8位CPU,1.212MHz,RAM,ROM,片外存储器寻址能力64KB,4个8位并行口,2个16位计数器,5个中断源,1个串行口,2.2 存储器,MCS-51单片机的存储器结构与常规的微型计算机的配置不同，它把程序存储器和数据存储器分开，各有自己的寻址系统、控制信号和功能。 程序存储器：存放程序和始终保留的常数。 数据存储器：存放程序运行中所需的常数或变量。,2.2 存储器,从物理地址空间看，MCS-51单片机有四个存储器地址空间： 片内程序存储器：4KB 片外程序存储器：064KB 片内数据存储器：1

6、28B 片外数据存储器： 064KB 从逻辑地址空间看，MCS-51单片机有三个存储器地址空间： 片内片外统一的程序存储器：64KB 片内数据存储器：128B 片外数据存储器： 064KB,图2-3 8051存储器地址空间图,4KB,60KB,128B,64KB,如何区别三个不同的逻辑空间呢？不同的指令!,一、程序存储器ROM,程序存储器可寻址的地址空间为64K字节。以16位的程序计数器PC作地址指针。 4KB片内ROM和片外ROM是统一编址的。 片内ROM和片外ROM的选择由EA引脚上的电平控制 EA1：PC04KB，CPU访问内部ROM(4KB) PC4KB64KB，CPU访问外部ROM(

7、60KB) EA0：内部ROM被忽略，CPU总是从外ROM读， 外ROM空间可达64KB(064KB),先内后外,一、程序存储器ROM,PSEN：片外程序存储器选通信号 几个特殊单元：ROM中有几个特殊单元 0000H0002H：MCS-51复位后，PC0000H，因此系统从0000H单元开始读取指令，并执行程序，它是系统执行程序的起始地址。常在此放一条跳转指令。 0003H002AH：5个中断源的中断服务程序的入口地址(58=40)。,二、片内数据存储器RAM,RAM从物理上或逻辑上都分为两个地址空间: 内部数据存储器128B：地址为007FH，用MOV指令访问； 外部数据存储器64KB：地

8、址为0000FFFFH，用MOVX指令访问。 因此，二者可以实现地址重叠。 内部数据存储器的使用最为灵活，它被分成物理上独立的、且性质不同的三个地址区间 。,RAM 片内数据存储器,32个单元,16个单元,80个单元,21个专用寄存器,共128个单元,工作寄存器区（00H1FH）工作寄存器与RAM地址对照表,每组都有8个寄存器，各组都以R0 R7作寄存器单元编号,任一时刻只能选用其中一组， 正在使用的那组称当前寄存器组,未被用作工作寄存器组的RAM 单元可作为一般RAM使用,当前寄存器组由程序状态字PSW（专用功能寄存器）中的D4和D3位（即RS1和RS0）来决定,工作寄存器区（00H1FH）

9、,PSW的状态与工作寄存器组的对应关系如表2-4,位寻址区（20H2FH）,既可作为一般RAM单元使用，进行字节操作；也可对单元中的每一位进行位操作，因此称之为位寻址区 16个字节共有128位（168） 位地址区间是00H7FH 每位都可视作“软件触发器” 由程序直接进行位处理。通常把各种程序状态标志、位控制变量设在位寻址区内,位寻址区的位地址分配表,字节地址20H2FH,位地址00H7FH,用户RAM区（30H7FH）80个单元堆栈区,不仅是（30H7FH）区间，实际上任何一个字节单元都可以作为用户缓冲器使用。 堆栈区是一个“后进先出”的数据缓冲区，由堆栈指针SP来指出栈顶地址。堆栈区原则上

10、可设置在片内RAM的任何位置。但由于（00H1FH）、（20H2FH）已有上面用途，堆栈区一般设在用户缓冲区内。,三、专用功能寄存器（特殊功能寄存器）SFR,MCS-51单片机内各种控制寄存器和状态寄存器都是以专用功能寄存器（或称特殊功能寄存器）的形式出现的，它们的地址分布在80HFFH区间。 每个寄存器都有相应的地址，可以象访问内部RAM一样访问。 MCS-51共有21个寄存器，只占80HFFH中的一部分，PC除外。,介绍几个常用SFR,1、累加器 ACC 累加器是一个最常用的专用寄存器。大多数单操作数指令的操作数取自累加器，很多双操作数指令的一个操作数也取自累加器 2、B寄存器 在乘除指令

11、中用到了B寄存器，在其它指令中，B寄存器可以用作计数器或一般RAM单元。 3、程序状态字PSW,PSW各位定义如下,.CY （PSW.7）进位/借位标志 在执行某些算术和逻辑指令时，它可以被硬件或软件置位或清位。在布尔处理机中它被认为是位累加器，其重要性相当于常规中央处理器中的累加器A。 . AC （PSW.6）辅助进位标志 当进行加法或减法操作而产生有低4位数（一个BCD码）向高4位数进位或借位时，AC将被硬件置位，否则被清零。AC常被用于十进制调整。 . F0 （PSW.5）软件标志 可供用户使用的一个状态标志，可以用软件置位或清位，也可以用软件测试它，以便控制程序的流向。,PSW各位定义

12、如下,. RS1，RS0（PSW.4，PSW.3）工作寄存器区选择位。 可用软件置位或清零，以便确定当前工作寄存器组。RS1，RS0与工作寄存器组的对应关系如下表：,PSW各位定义如下,. OV （PSW.2）溢出标志 当执行算术指令时，由硬件置位或清零，以指示溢出状态。 当执行加法或减法指令时有： OV = Cs Cp 加法：用Cs和Cp表示有进位 减法：用Cs和Cp表示有借位 无符号数乘法或除法指令：执行结果也会影响OV标志，详见MUL和DIV指令的说明。 . P （PSW.0）奇偶标志 由硬件置位或清零，以表示累加器A中含“1”的个数的奇偶性。奇偶标志在串行通信中的数据传输有重要意义 奇

13、数：P=1 偶数：P=0,4、堆栈指针SP 何为堆栈： 堆栈是只允许在其一端进行数据插入和删除操作的线性表，不是按字节任意访问的，是一个特殊的存储区。它的特点是按“先进后出，后进先出”的原则存取数据，这里的“进”与“出”是指进栈与出栈操作 。 堆栈功能： 为子程序调用和中断操作而设立，主要功能是暂时存放数据和断点地址保护现场,堆栈有栈底和栈顶之分，栈底由栈底地址标识且固定不变，它决定了堆栈在RAM中的物理位置。 第一个进栈的数据X1所在的存储单元就在栈底之上，然后逐次进栈。 最后进栈的数据X4所在的存储单元称为栈顶。随着存放数据的增减，栈顶是变化的。,栈顶 （先取）,栈底,最后取,栈底、栈顶,

14、何为堆栈指针SP： 为此专门设了一个堆栈指针SP，用于存放栈顶地址。每存入(或取出)1个字节数据，SP就自动加1(或减1)。SP始终指向新的栈顶。有专门的堆栈操作指令PUSH、POP把数据存入或取出堆栈。 SP是一个8位专用寄存器，它的内容是栈顶在片内RAM中的位置。系统复位后，SP初始化为07H，常把SP移到别的单元，一般设在30H以后的范围为宜。SP的初值越小，堆栈深度就越深。,栈底,栈顶,小结： 堆栈是一个“后进先出”的内部RAM区，在数据进出堆栈时，SP的值将自动增减，但始终指向最后进入或即将弹出数据的单元（即栈顶）,SP初值,SP当前值,数据进入堆栈称“进栈（压栈）” 数据从堆栈取出

15、称“出栈（弹栈）” 压栈：先SP增1，然后装入数据 出栈：先取出数据，然后SP减1。,5、 数据指针DPTR DPTR是一个16位专用寄存器。既可作16位寄存器处理，又可分开作两个8位寄存器处理。分别称为 DPH（高8位） DPL（低8位） DPTR是唯一的可寻址16位寄存器，主要用来存放16位地址，可访问64K片外RAM。,四、位存储器,为配合位操作指令，方便用户编程，专门设置了可位寻址的单元（位存储器） 两部分位地址空间构成了位存储器 内部RAM中20H2FH共16个单元的128位，对应的位地址为00H7FH SFR中地址为8的倍数的寄存器，共11个，对应的位地址为80HFFH 它们可以按

16、位操作，如：置1、置0、取反等。也可按字节操作。,专用寄存器字节地址和位地址表,五、外部数据存储器,MCS-51具有扩展64K字节外部数据存储器和I/O口的能力。外部数据存储器用MOVX指令来访问，单片机在执行MOVX指令时，将发出RD或WR信号来选通外部数据存储器。第八章介绍,总结2.2 存储器,一、程序存储器 二、片内数据存储器(分三个区） 三、专用寄存器（特殊功能寄存器） 四、位存储器 五、外部数据存储器,片内,2.3 并行输入/输出端口结构,4个双向并行的8位I/O口P0P3 P1、P2、P3口为准双向口（作为输入线时，口锁存器必须先写“1”，口线被拉成高电平，故称为准双向口）。 P0

17、可驱动8个TTL电路；P1、P2、P3口其负载能力为4个TTL电路。,P0P3已被归入专用寄存器之列，且具有字节寻址和位寻址的功能 端口（口） 是一个综合概念，口是一个集数据输入缓冲、数据输出缓冲、驱动及锁存等多项功能为一体的I/O电路。 P0P3 四个口的功能有所不同，故它们的电路结构也不完全一样，但基本工作原理相似。,相同部分和不同部分,不同部分：因为功能的差别而附加的输出控制电路不同。其中P1口的位结构是最简单的，也是最基本的。,各位端口有其相同的组成部分： 一个输出锁存器（D锁存器） 一个输出驱动电路,由FET(场效应管)构成 两个三态缓冲器。一个用于读锁存器、一个读引脚。,1P1口的

18、结构及工作原理,P1口只能作一般I/O使用，有3种操作方式 输出数据方式： CPU可以通过内部总线向端口写数据，且保存于端口锁存器中。锁存器中的数据由反相端Q经反相的输出电路（由T和上拉电阻组成的反相放大器）输出到外部引脚上，其逻辑正好是两次反相，恢复了数据原貌。,读端口数据方式（读锁存器） 通过“读锁存器信号”来选通三态缓冲器2 读端口引脚方式（读引脚） 通过“读引脚信号”来选通三态缓冲器1 但这时内部输出电路T必须是截止的，否则，外部输入的高电平就会被导通的T拉低而导致错误的结果。为此，规定在读引脚之前，必须先向相应的端口写一个“1”，也因此把这种有条件的输入/输出口称为“准双向的”I/O

19、,2P2口的结构及工作原理,2、作高8位地址总线使用：接有外部存储器时输出高8位地址。为此，其结构在P1口的基础上增加了一个多路开关，该开关由内部控制信号控制其转向 。,双功能口： 1、作一般I/O使用：与P1口完全相同,3P3口的结构及工作原理,双功能口： 1、作一般I/O使用：当作一般I/O使用时，“第二功能输出”端必须保持高电平，以保证与非门3对锁存器的输出畅通,2、当作第二功能使用时，锁存器输出Q必须保持高电平，以保证与非门3对来自“第二功能输出”端的输出畅通。 对P3口不管是作第一或作第二功能输入口，相应位的锁存器和第二输出功能端都必须为1,P3口第二功能,4P0口的结构,双功能口

20、1、作一般I/O使用 2、作“地址/数据总线”使用,输出控制电路组成与P1口差别较大： 1个与门电路3 1个反相器4 1路多路开关MUX,多路开关的位置由来自CPU的控制信号决定,1、作一般I/O使用 “控制”端的电平为“0”，开关转向锁存器，与门3被封锁，T1截止，这时相当于一个开漏的输出电路，因此要求外接上拉电阻，其它情形与P1口同。,2、作“地址/数据总线”低8位地址和数据线 “控制”端的电平为“1”，开关转向反相器4输出端，与门3被开放，“地址/数据”信号经反相器4到达输出电路，“地址/数据”信号同时又通过与门3驱动T1。 “地址/数据”为“0”时：T2导通、T1截止，端口输出为“0”

21、； “地址/数据”为“1”时，T2截止、T1导通，端口输出为“1”。,2.4 引脚、时钟电路与CPU时序,1、引脚 MCS-51单片机芯片有40个引脚，采用HMOS工艺、双列直插式封装。 8C51等型号是低功耗品种，采用CHMOS工艺，也可采用扁平式封装 下面是引脚配置图和逻辑符号图。,1、主电源引脚 VSS(地）、VCC（电源） 2、时钟电路引脚 XTAL1、XTAL2 4、I/O端口引脚 P0、P1、P2、P3 3、控制信号引脚 RST、ALE、PSEN、EA,各引脚功能,（一） 主电源引脚 VCC：接+5V电源端 VSS：接地端 （二） 时钟电路引脚 XTAL1：片内反向放大器输入端；

22、XTAL2：片内反向放大器输出端。 任何计算机的工作都是按照一定的节拍有条不紊的工作，节拍即时钟信号，它由片内时钟电路产生，单片机内部有一个反相放大器组成的振荡器，XTAL1和XTAL2分别是振荡电路的输入端和输出端。,（三） 输入输出引脚 4个并行口，共32位，且可位寻址。 1、P0.0 P0.7：P0口的8个引脚，既可做分时复用的8位双向数据总线和低8位地址总线，又可做一般的准双向I/O使用。 2、P1.0 P1.7：P1口的8个引脚，可做一般的准双向I/O使用。 3、P2.0 P2.7：P2口的8个引脚，可做一般的准双向I/O使用；还可做高8位地址总线。 4、P3.0 P3.7：P3口的

23、8个引脚，可做一般的准双向I/O使用；此外，更重要的是还有第二功能。,（四） 控制线 1. RST/VPD：RESET（复位）端。 复位端：正常工作时，在该引脚上保持两个机器周期的高电平就可实现复位操作，使单片机恢复到初始状态。 备用电源施加端：在掉电保护工作方式下，该引脚作为备用电源施加端（VPD），用以保护片内RAM的数据。 2.ALE/PROG：地址锁存允许信号输出端。 在访问外部存储器期间，ALE每个机器周期出现两次，其下降沿用于锁存P0口输出的低8位地址。在不访问片外存储器时，该引脚可作为一个频率为fosc/6的时钟信号源。 在对片内EPROM编程时，该引脚是编程脉冲输入端（PROG

24、功能），低电平有效。,3.PSEN：片外程序存储器读选通信号输出端。 在CPU对片外程序存储器读指令或常数期间，该信号在每个机器周期两次有效。在访问片外数据存储器期间，该引脚无输出信号。 4.EA/Vpp：片外程序存储器选择端。 引脚接低电平时，单片机仅仅使用片外程序存储器 引脚接高电平时，单片机首先使用片内程序存储器，一旦地址超过片内程序存储器地址区间，则自动转向片外程序存储器。 对EPROM单片机，该引脚作为编程电源端（VPP）输入端,2、时钟电路与CPU时序,时钟电路：用于产生单片机工作所需要的时钟信号 时序：指令执行中各信号之间的相互关系（CPU执行指令的时间顺序称时序） 单片机本身就

25、如同一个复杂的同步时序电路，为了保证同步工作方式的实现，电路应在唯一的时钟信号控制下严格地按时序进行工作 时钟电路 CPU时序 MCS51指令的取指和执行时序,1）时钟电路,为了提供时钟信号，8051片内设有一个由反相放大器所构成的振荡电路，XTAL1和XTAL2分别是振荡电路的输入端和输出端。 有两种方式产生时钟信号，无论那种方式都将时钟信号送入芯片作为CPU时序的基准时钟。,产生单片机时钟的两种方法,1内部振荡方式：MCS-51单片机片内有一个用于构成振荡器的高增益反相放大器，引脚XTAL1和XTAL2分别是此放大器的输入端和输出端。把放大器与作为反馈元件的晶体振荡器和微调电容连接，就构成

26、了稳定的自激振荡器，其发出的脉冲直接输入单片机的内部时钟电路 。 2外部振荡方式：在由多片单片机组成的系统中，为了各单片机之间时钟信号的同步，引入唯一的共用外部脉冲信号作为各单片机的振荡脉冲 。,外部振荡方式,内部振荡方式,1.2MHz12MHz,2） CPU时序,CPU执行指令的一系列动作是在时序电路控制下一拍一拍进行的，不同的指令执行时间不一定相同 2个原因：指令字节数不同、指令功能不同 4个时序定时单位： 振荡周期（拍节）：振荡脉冲的周期称为振荡周期或拍节（用P表示） 状态：一个状态包含两个拍节，其前半周期对应的拍节叫拍节1（P1），后半周期对应的拍节叫拍节2（P2） 机器周期 指令周期,指令周期：CPU取出一条指令至该指令执行完所需时间，不