DDR原理简介及相关测试

1、学习报告，1，DDR 2简介2，DDR EA测量，DDR原理介绍，DDR SDRAM都称为双数据速率SDRAM，中文称为“双流SDRAM”。DDR SDRAM最初基于SDRAM进行了增强。下图显示了DDR中数据传播的简单方法。input and output function description DDR 2、input and output function description DDR 2和bank: bank表示一个存储阵列。对一个存储单元进行寻址时，首先要指定行地址和列地址，然后读取和写入。Page: Bank每行的存储设备之和称为Page。colbits : the number

2、 of column address bits org : the number of I/o(dq)bits，初始化DDR2时首先使用模式注册集(MRS)和其中MRS主要是DDR2针对cas latency、burst length、burst sequence、test mode、dll reset、wr and various vendor specific options的各种应用程序EMRS主要包括dll disable function、driver impedance、additive cas latency、on die termination(ODT)、single-ende

3、d strobe、CAS Latency: CAS潜伏期。CAS选择列地址，一旦验证了列地址，就可以发送数据。但是，发布数据可能需要一些时间。此间隔用CAS潜伏期和CL简要表示。Additive Latency:称为AL。在RAS命令之后立即运行CAS命令，并且在设备上运行CAS命令之前，该命令为AL。延迟参数越小，内存运行的速度越快，但如果内存无法运行低延迟，则可能会丢失数据rl:read latency wl : write latency . rl=al cl . wl=rl-1，burst length :突发长度。简单地说，BL、Burst模式是连续数据传输方式，连续传输周期数是突发

4、长度BL。DATA Mask(DM)是数据掩码。前面提到的数据传输的突发长度，如果持续写入包含不需要的数据的数据，则通过DM信号阻止。如果一个DM信标对应8数据位(DQ)，而DM是较高级别，则由同一DQS/DQS#触发的数据将被掩码。Precharge operation:预先充电作业。预先充电需要关闭有效的原始行并重新发送行地址，因此precharge命令是关闭现有作业行并开始新的行操作。Precharge命令根据CS、RAS and WE are LOW and CAS is HIGH条件从Clock的上升触发。Precage仅在满足tRAS后才能运行A10、BA0、BA1、BA2、Rea

5、d到precage命令的最小时间albl/2max (RTP，2)-2clk Precharge命令。从Read到precharge的最短时间必须满足=tRTP。TRTP: Read命令后，可从锁定预读到最后四位的时间可能需要tras . Trp 3360 DDR行运行Precharege命令后打开新的作业行，这是有效预充电的最小有效时间。此时间称为Trp。TRP越小，DDR执行速度越快。Write到precage命令的最短时间是WL BL/2 tWR，在创建DDR时，从Burst write到运行precage命令为止，tWR、precage operation、precage operat

6、ion、read to precageRead命令在满足tRAS和tRTP的条件下触发Read命令AL BL/2周期的CLK的边时启动autopreharge。写入命令后，在触发CLK的边缘时使用自动主动心跳、ODT on die termination、on die termination功能，可以实现dq、DQ、DQS/DQS、RDQS/RDQS、and DMODT通过EMRS控制，如果Refresh operation、CLK的边开始进入将通过cs触发的CS、RAS and CAS LOW and WE HIGH，Chip进入Refresh operation，则必须在Refresh之前

7、预先填充所有Bank从一个refresh命令到另一个refresh命令的时间大于Refresh周期(tRFC)，self refresh operation、self Refresh command(src)在另一个系统断电的情况下保留DDR中的数据，不需要外部时钟。Cs、ras、cas和CKE保留为LOW with，WE HIGH在CLK的边缘触发SRC。必须关闭ODT。进入“Self Refresh(自助刷新)”模式后，除cke信号外，其他信号不需要注意，但电源必须稳定。推迟Self Refresh模式之前，确保外部时钟稳定，DDR EA测量，recommended DC operatio

8、n conditions，ddr3，ddr2，Ac和DC input logic level for single-ended sselection，differential crosspoint voltage-DDR 2，cross point voltage表示CLK/CL# DQS/DQS#交叉点处的电压值，实际测试值到VDD/2之间的值表示VIX(VIXclk/clk #、dqs/dqs #、ldqs ldqs #、udqs udqs #的Vix和Vid必须满足以下SPEC的要求：differential crosspoint voltage-DDR 3，cross point vo

9、ltage表示CLK/CL# DQS/DQS#交叉点处的电压值，实际测试值到VDD/2的值用Vix表示。如下图所示。CLK/CLK#和DQS/DQS#的Vix必须满足SPEC的要求，setup time and holdup time，setup time :接收方需要的数据比时钟稳定存在的时间Hold time:数据信号被时钟触发后保留的时间要早。定义：地址和控制设置时间(tis)地址和控制时间(tih)数据和DM设置时间(TDS)数据和DM设置时间(tdh)其中derating值是setuptime和holdup time spec for ddr3，注意：tIS(base)，TIH(base)的值是CLK/CLK#的diff，具体取决于实际测量的slesrate值实际setuptime和hold time引用的SPEC值与右侧公式相同，其中derating值是信号上升和下降时的倾斜值，如下表所示(根据实际测量的slesrate值)。 Slew rate在Setup