第7章课堂版631n.ppt

1、第7章 时序逻辑电路,7.1 时序逻辑电路的分析方法和设计思路,7.2 集成计数器,7.3 寄存器,7.4 555定时电路,学习目的与要求,了解时序逻辑电路的特点和一般分析方法；熟悉同步、异步时序逻辑电路的特点；掌握计数器、寄存器的电路的工作原理分析方法和步骤，了解其功能、分类及使用方法；掌握常用标准中规模移位寄存器、计数器的逻辑功能与使用方法；熟悉555定时器构成三种电路的工作特点、连接方法。,7.1 时序逻辑电路的分析和设计思路,由于触发器是时序逻辑电路的基本单元，因此它在时序逻辑电路中必不可少，有些类型的时序逻辑电路除了触发器，还含有一些组合逻辑门。本章介绍的计数器、寄存器与移位寄存器是

2、时序逻辑电路的具体应用。,在数字电路中，凡任何时刻电路的稳态输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态者，都可以称为时序逻辑电路。这就是时序逻辑电路的定义或者说是它的逻辑功能特点。,1. 时序逻辑电路的特点,时序逻辑电路的结构组成可以用图示的方框图来表示。图中X代表外部输入信号，Y代表输出信号，Z代表存储电路的输入信号，Q代表存储电路的输出信号，同时也是组合逻辑电路的部分输入。,从电路框图来看，时序逻辑电路均包含作为存储单元的触发器。事实上，时序电路中可以没有组合逻辑电路，但不能没有触发器。时序逻辑电路的状态，就是依靠触发器记忆和表示的。,（1）按功能可划分有计数器、寄存器、

3、移位寄存器、读/写存储器、顺序脉冲发生器等。 （2）按电路中触发器状态变化是否同步可分为同步时序电路和异步时序电路。若电路中各位触发器共用一个时钟脉冲CP进行触发，为同步时序逻辑电路；若电路中各位触发器的时钟脉冲CP端子不同，就为异步时序逻辑电路。 （3）按输出信号的特性又可分为米莱型和莫尔型。如果时序逻辑电路除CP端子外还有其他输入信号端子时，为米莱型时序逻辑电路；如果时序逻辑电路除CP端子外没有其他输入信号端子时，就为莫尔型。 （4）按能否编程又有可编程和不可编程时序电路之分。 （5）按集成度的不同还可分为小规模（SSI）、中规模（MSI）、大规模（LSI）和超大规模（VLSI）之别。 （

4、6）按使用的开关元件类型可分有TTL型和CMOS型。,2. 时序逻辑电路的分类,时序逻辑电路结构框图中各输入、输出信号之间存在着的一定关系可用下面方程式进行描述：,描述时序逻辑电路的逻辑功能，通常上述输出方程、驱动方程和次态方程三个基本方程。,为了能把在一系列时钟脉冲操作下的电路状态转换形象、直观地描述出来，常用的方法是第6章讲述的状态转换真值表、状态转换图、时序图和激励表等。这些方法我们将在对时序逻辑电路的分析过程中，更加具体地加以阐明。,3. 时序逻辑电路功能的描述,判断电路类型,时序逻辑电路中如果除CP时钟脉冲外，无其它输入信 号，就属于莫尔型，若有其它输入信号时为米莱型；各位 触发器的

5、时钟脉冲共用同一个CP脉冲时称同步时序逻辑电 路，若不是用同一个CP作为脉冲触发则称为异步时序逻辑 电路。显然，此电路是莫尔型异步时序逻辑电路。,4. 时序逻辑电路的基本分析方法,例7-1：下图所示3个D触发器构成的时序逻辑电路，其输出信号由各触发器的Q端取出。设触发器现态为“0”态，试分析该电路的逻辑功能。,写出电路相应方程式：,对莫尔型电路来讲，只需写出时钟方程、驱动方程和次 态方程即可。,(1) 驱动方程：,(2) 次态方程：,(3) 时钟方程：,把驱动方程代入次态方程可得,根据上述方程对电路进行分析。 电路工作之前都要清零，让三位触发器均处于“0”态时开始 计数。由所得次态方程可知，各

6、位触发器每来一次计数脉冲 状态都要翻转一次，其工作情况可用时序波形图来描述：,CP,Q1,Q2,实现了二分频,实现了四分频,实现了八分频,0,0,0,0,0,1,0,1,0,0,1,1,1,0,0,1,0,1,1,1,0,1,1,1,0,0,0,0,0,1,电路情况显然是从三位二进制数000计至111，共计8次完成一个循环，因此电路是“模8”计数器。,Q0,作状态转换真值表，见表7-1 （P151）。,异步计数器总是用低位输出推动相邻高位触发器，因此3个触发器的状态只能依次翻转，不能同步。异步计数器结构简单，但计数速度较慢。,作状态转换图：,表示各位触发器输出数字的排序,各位触发器输出二进制数

7、的顺序称为有效循环体,从状态转换图中又可直观地看到计数器计数的顺序及“模” 数。由于该计数器循环体中的8个二进制数就是三位触发器 输出组合的全部，因此在计数开始前不清零就工作时，也 可以由任何一个状态进入有效循环体。我们把这种能够在 启动后自动进入有效循环体的能力称为自启动能力。如果 计数器启动后状态不能自行够进入有效循环体，则称为不 具有自启动能力。,举例,三个JK触发器都接成T触发器，连接同一个CP，且前,一级输出作为后一级输入，试分析电路功能。,分析,各位触发器共用一个CP，因此是同步时序逻辑电路；该 电路除CP端子没有其他端子，因此是莫尔型时序电路，结 论：同步的莫尔型时序逻辑电路。,

8、判断该时序逻辑电路的类型,写出电路的驱动方程和次态方程,驱动方程：,驱动方程代入各位触发器特征方程可得次态方程为：,根据次态方程填写状态转换真值表,根据状态转换真值表画出状态转换图,由状态转换真值表可判 断出该电路是一个同步模 8的二进制加计数器。,指出电路功能,时序逻辑电路的分析步骤,从上述例子可以归纳出时序逻辑电路的一般分析步骤： 确定时序逻辑电路的类型。根据电路中各位触发器是否 采用同一个时钟脉冲CP进行触发，可判断电路是同步时序 逻辑电路还是异步时序逻辑电路；根据时序逻辑电路除CP 端子外是否还有输入信号判断电路是米莱型还是莫尔型。 写出已知时序逻辑电路的各相应方程。包括驱动方程、 次

9、态方程、输出方程(莫尔型电路不包含输出方程)。当所分 析电路属于异步时序逻辑电路时，还需写出各位触发器的 时钟方程。 绘制状态转换真值表或状态转换图。依据是第2步所写出 的各种方程。 指出时序逻辑电路的功能。主要根据状态转换真值表或 状态转换图的结果。,7.2 集成计数器,计数器的种类很多。按其工作方式可分为同步计数器和异步计数器；按其进位制可分为二进制计数器、十进制计数器和任意进制计数器；按其功能又可分为加法计数器、减法计数器和加/减可逆计数器等。,计数器是时序逻辑电路的具体应用，用来累计并寄存输入脉冲个数，计数器的基本组成单元是各类触发器。,计数器中的“数”是用触发器的状态组合来表示的，在

10、计 数脉冲作用下使一组触发器的状态逐个转换成不同的状态 组合来表示数的增加或减少，即可达到计数的目的。计数 器在运行时，所经历的状态是周期性的，总是在有限个状 态中循环，通常将一次循环所包含的状态总数称为计数器 的“模”。,当时序逻辑电路的触发器位数为n，电路状态按二进制数 的自然态序循环，经历2n个独立状态时，称此电路为二进 制计数器。,CP,结构原理：三个JK触发器可构成一个“模8”二进制计数器。 触发器F0用时钟脉冲CP触发，F1用Q0触发，F2用Q1触发； 三位JK触发器均接成T触发器让输入端恒为高电平1； 计数器计数状态下清零端应悬空为“1”。,“1”,1. 二进制计数器,日常生活中

11、人们习惯于十进制的计数规则，当利用计数 器进行十进制计数时，就必须构成满足十进制计数规则的 电路。十进制计数器实际上是在8421BCD码的基础上得到 的，因此也称为二十进制计数器。,最常用的8421BCD码是用四位二进制代码表示一位十进制数，即对应十进制数时是从00001001来对应表示十进制的09十个数码的，二进制数10101111在8421BCD代码中不存在，称此6个二进制数为无效码。当采用8421BCD码计数时，计至第十个时钟脉冲时，十进制计数器的输出应从“1001”跳变到“0000”，完成一次十进制数的有效码循环。,2. 十进制计数器,图示同步十进制计数器由四位JK触发器及四个与门所构

12、 成。首先由电路结构写出各位触发器的驱动方程和次态方 程如下：,驱动方程,次态方程,举例,由次态方程可写出同步十进制计数器的状态转换真值表：,由状态转换真值表可画出该计数器的状态转换图如下：,有效循环体,无效码,无效码,无效码,观察状态转换图可知，该计数器如果在计数开始时处在 无效码状态，可自行进入有效循环体，具有自启动能力。,所谓自启动能力：指时序逻辑电路中某计数器中的无效 状态码，若在开机时出现，不用人工或其它设备的干预， 计数器能够很快自行进入有效循环体，使无效状态码不再 出现的能力。,管脚排列图,电路符号图,3. 集成计数器及其应用,60进制计数器,集成计数器74LS90的功能扩展：1

13、099任意计数,64进制计数器,利用两片74LS90构成个位片和十位片，采用预置数法和(上图示)反馈复位法(下图示)可构成1099任意进制计数器。,7.3 寄存器,数字电路中用来存放二进制数代码的电路称为寄存器。,寄存器是计算机的重要部件，通常由具有存储功能的多位触发器组合起来构成。单独一位触发器可存储1个二进制代码，存放n个二进制代码的寄存器，需用n位触发器来构成。,按照功能的不同，可将寄存器分为数码寄存器和移位寄 存器两大类。数码寄存器只能并行送入数据，需要时也只 能并行输出。移位寄存器中的数据可以在移位脉冲作用下 依次逐位右移或左移，数据既可以并行输入、并行输出， 也可以串行输入、串行输

14、出，还可并行输入、串行输出， 串行输入、并行输出，应用十分灵活，用途也很广。,异步复位端为低电平时，寄存器清零。,1. 数码寄存器,D触发器构成的四位寄存器,0,0,0,0,0,异步复位端为高电平时：无CP脉冲到来寄存器保持原态，CP上升沿到来后存入数码。,1,1,0,1,1,1,1,0,1,即：无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D3D0将立即被送入进寄存器中，有：,输出不变,并行输出端,2. 移位寄存器,在存数操作之前，先将各个触发器清零。当出现第1个移位脉冲CP时，待存数码的最高位和4个触发器的数码同时右移1位，即待存数码的最高位存入

15、Q0，而寄存器原来所存数码的最高位从Q3输出；出现第2个移位脉冲时，待存数码的次高位和寄存器中的4位数码又同时右移1位。依此类推，在4个移位脉冲作用下，寄存器中的4位数码同时右移4次，待存的4位数码便可存入寄存器。,串行输入端,串行输出端,移位脉冲,来一个低脉冲，无论电路状态如何，输出均刷新为0，异步清零功能,时钟脉冲无上升沿到来时，移位寄存器输出状态不变。静态保持功能,0,0,S1S0=00时，在CP作用下，各触发器次态等于原态。 动态保持功能,1,1,S1S0=11时，在CP作用下，并行输入数据端ABCD被送入寄存器，输出次态等于输入A B C D 并行输入功能,S1S0=01时，在移位脉

16、冲上升沿作用下，电路完成右移移位过程。右移移位功能,S1S0=10时，在移位脉冲上升沿作用下，电 路完成左移移位过程。左移移位功能 显然，74LS194芯片功能有异步清零、 静态保持、动态保持、并行输入、左移移 位和右称移位六项功能。,3. 集成双向移位寄存器,7.4 555定时电路,1. 电路的组成,电路组成,3个5k电阻串起来构成分压器，555定时器名称由此而得。,两个集成运放构成的电压比较器A1的反相端和A2的同相端均与基准电压相接。,低电平 触发端,高电平 触发端,电压 控制端,清零端，正常工作时为“1”,416V,负电源 “地”端,N沟道 放电开关管,放电端,RS 触发器,推拉式 输出级,电路 输出端,555,555定时器的输出端电流可以达到200mA，因此可以直 接驱动与此电流数值相当的负载，如继电器、扬声器、发 光二极管等。,555定时器的工作状态取决于电压比较器A1和A2。下面讨论当高触发端输入电压大于