计算机存储技术.ppt

1、一 存储器概述,按读写方式分： 只读存储器 ROM 随机存取存储器RAM,存储器：提供写入和读出数字信息的单元，用于 存放程序和数据,按位存放，以字节为单元读取。,微机系统的存储器可分为四级： 内部寄存器组 高速缓冲器 内存储器 （主存） 外存储器（辅存）,内存储器分类： 程序存储器 数据存储器,第五章 存储器,1、只读存储器ROM,只能读出，不能写入，断开电源后，信息不会消失。,常用来存放固定的程序，如微机的监控程序、编译程序、系统软件以及常数、表格等。,掩模ROM：由厂商按用户要求掩模制作，封装后不能改写，用于数据不再改变且使用量大的场合。,PROM(可编程)：可由用户一次性编程写入，写入

2、后不能改写。,EPROM(紫外线可擦PROM)：用户可多次改写内容，改写方法一般可 选用紫外线擦除，再编程写入，有任一位错，都须全片擦除、改写。紫外线照射约半小时，所有存储位复原到1 。,E2PROM (电可擦PROM)：可以字节为单位多次用电擦除和改写，并可直接在机内进行，无需专用设备，故方便灵活。,FLASH(闪存): 它与E2PROM类似，也是一种电擦写型ROM。 与E2PROM 的主要区别是：EEPROM是按字节擦写，速度慢，而闪存是按块擦写，速度快。, 构成CMOS电路，用于保存系统当前设置的各种参数。在这种情况下需要有后备电源及掉电保护电路的支持。,2、随机存取存储器RAM(Ran

3、dom Access Memory),分为双极型和MOS型，大容量一般为MOS型。RAM中的信息不能长期保存,一旦停电时，所存信息会丢失，因此RAM主要用作信息的暂存。,RAM主要用于以下几个方面：, 存放当前正在执行的程序和数据，中间运算结果和I/O数据等。, 作堆栈(Stack)保护中断和子程序调用时CPU的现场信息。, 作I/O数据缓冲器，如显示输出、打印输出、键盘输入缓冲存储器。,RAM的分类 ：, SRAM(静态RAM)：存储单元电路以双稳为基础,故状态稳定,只要不掉电，信息不会丢失。价格较贵，用于高速缓存。, DRAM(动态RAM)：存储单元电路简单，集成度高，功耗小，但即使不掉电

4、也会因电容放电而丢失信息，所以需定时刷新。, NVRAM(非易失性RAM)：实际是由SRAM和E2PROM共同构成.正常时为SRAM;掉电或电源故障时，立即将SRAM中的信息保存在E2PROM中，使不丢失。多用于存储系统中的重要信息保存和掉电保护。,SDRAM(Synchronous DRAM)：是一种同步动态随机存储器。它的主要特点是把CPU与DRAM的操作通过一个相同的时钟锁存在一起，使DRAM在工作时与CPU的外频时钟同步，从而解决了CPU与DRAM之间速度不匹配的问题。 DDR SDRAM（Double Data Rata SDRAM）:是一种双速率同步动态随机存储器。这种技术是建立在

5、SDRAM的基础上，与SDRAM的区别是DDR SDRAM能在时钟脉冲的上升沿和下降沿读出数据，不需要提高时钟频率就能加倍提高SDRAM的速度，是目前作为内存的首选产品。,高速RAM,内存条: 使用单列直插存储模块SIMM（Single InLine Memory Module）双列直插存储模块DIMM（Dual InLine Memory Module）,二、几种典型的存储器芯片： 1、只读存储器ROM(RED-ONLY MEMORY) 典型的只读存储器的方框图如下：,ROM,A0-AI,CE OE,D0-D7,数据线,地址线,控制线,以EPROM芯片Intel2764A为例：,A0-A12

6、,Vpp,GND,Vcc PGM OE CE,D0-D7,地址线：A0A12， （8K*8）,数据线：D0D7,27系列EPROM芯片： 2716（2K*8),2732（4K*8),2764（8K*8), 27C128(16K*8), 27C256（32K*8),27C512，27C010(1M)27C020(2M),27C40(4M),ROM与80486CPU的连接,MEMR,EPROM的扩充： 字长的扩充：字长宽度不够时,容量的扩充：字节容量不够时,随机存储器RAM （Random Access Memomy) 6个MOS管组成的RS触发器，信息能够有效保存 静态RAM（SRAM）的方框图

7、（以61162K*8为例）,SRAM,A0A10,D0D7,CS OE WE,WE：写允许输入信号 为0，允许写操作 为1，只允许读操作,CS WE OE,写使能信号 读使能信号,常用的SRAM芯片： 21系列：2114（1K*4），6116（2K*8），6264 （8K*8） ， 62256(32K*8), 43系列：4361(64k*1) , 4363(16k*4) , 4364(8k*8) , 43254(64k*4), 43256A(32k*8) , 431000A(128k*8),OE 2764,A0-A12,片选信号 产生电路,总线控 制逻辑,CS,MRDC,M/IO D/C W/

8、R MWTC BE0,D0-D7,高位地址线,SRAM与80486CPU的连接,存储体写 控制逻辑,WE,MEMR,MEMW,利用6116扩充为32位SRAM。,6116（0）,D0-D7,D8-D15,D16-D23,D24-D31,6116（1）,6116（2）,6116（3）,A0A10 CS OE,WE0,WE1,WE2,WE3,动态RAM (Dynamic RAM),常用的DRAM有： 2116（16K*1），2164A（64K*1），21256（256K*1），21464（64K*4), 421000（1M*1），424256（256*4），44100（4M*1） 44400（1M

9、*4），44160（256*16），416800（8M*2） 416400（4M*4），416160（1M*16）,以2164A为例：,特点：集成度高，成本低，需动态刷新。, DRAM芯片2164A的容量为64K1位，8片2164A构成64KB的存储器。,三、存储器片选信号及存储器芯片地址范围的确定,1、存储器片选信号与地址范围的关系 片选信号决定了存储器芯片的高位地址。,2、由片选信号的产生电路图确定芯片地址的范围,例1、EPROM芯片2764A，实模式下设片选信号的产生电路如下：,芯片地址范围如下：FE000H-FFFFFH,则芯片地址范围如下：7E000H-7FFFFH,此片选信号采用的

10、是全译码方式：即高位地址全部参 与译码。,若片选信号产生电路如下：,思考：用2716（2K*8）构成存储器，要求地址范围为BF800HBFFFFH，采用全译码，片选信号应如何产生。,例2、以SRAM芯片6116为例，设实模式下的片选信号产生电 路如下：,CE,A19-A16 A15-A12 A11-A8 A7-A0 地址范围 0 1 1 1 1 1 1 1 0 0 0 0 0-0 7F000H- 0 1 1 1 1 1 1 1 1 1 1 1 1-1 7FFFFH 1 1 1 1 1 1 1 1 0 0 0 0 0-0 FF000H- 1 1 1 1 1 1 1 1 1 1 1 1 1-1 F

11、FFFFH,部分译码方式：即存储芯片占据多个地址范围，其中任意一个地址区域用户均可使用，但剩余的地址空间只能空着不用。 优点：电路相对简单 缺点：浪费地址空间。,以上为线性地址译码方式 优点：电路简单。 缺点：浪费地址空间。,3、采用译码器产生片选信号：,例1：用74LS138译码器做片选信号产生电路（以2764A为例）。,A0-A12 D0D7 OE CE,A0-A12 D0-D7,MRDC,E1 E2 E3 C B A,A19 A17 A16 A18 A15 A14 A13,Y0,地址范围如下 B0000H-BFFFFH,四、存储器芯片的扩展,字长的扩展： 主要用于多存储体中。 在微机系统

12、中，为能支持各种数据宽度操作，存储器一般都按字节编址，以字节为单位构成，就是说他的数据宽度为8位。对于CPU的外部数据总线为8位的微机(如8088系统等)，其存储器只需用单体结构；而对于CPU外部数据总线为16位的微机系统(如 8086/80186/80286系统等)，一般需用两个8位存储体。 对于以80386、80486等32位CPU为核心的微机系统，一般使用4个由字节组成的存储体。 扩展方法： 地址线全部连在一起，片选及控制信号全部连在一起，片0对 应数据线D0D7，片1对应D8D15，以此类推即可。,容量的扩展： 当单芯片容量不足时，例如用2片6116（2K*8）扩展为4K*8的存储器，

13、此时涉及的主要问题是片选信号的产生。 片选信号的产生方法 通常有线选法、局部译码法 和全译码法三种。, 线选法 线选法除将低位地址线直接接片内地址外，将余下的高位地址线，分别作为各个存储器芯片的片选控制信号。,用于扩展量不大时。,例如：,地址分配如下： 片1： F000H-F7FFH 片2： E800H-EFFFH 片3： D800H-DFFFH 片4： C800H-CFFFH 片5： 7800H-7FFFH,注意：寻址时高位地址应只有一位有效,局部译码法 局部译码法是对高位地址总线中的一部分(而不是全部)进行译码，以产生各存储器芯片的片选控制信号。,若取A11，A12，A13进行译码，设A1

14、5A14=00 地址分配如下： 片1：0000H-07FFH 片2：0800H-0FFFH 片3：1000H-17FFH 片8：3800H-3FFFH,全译码法 将余下的高位地址总线全部译码，译码输出作为各芯片的片选信号。,4KB （1） CS,4KB （2） CS,4KB （16） CS,A0A11,A12 A15, ,4/16 译 码 器,Y0 Y1 Y15,地址分配如下： 片1：0000H-0FFFH 片2：1000H-1FFFH 片3：2000H-2FFFH 片16：F000H-FFFFH,3.存储器地址分配与设置 设置存储器地址时，通常可按下列步骤进行： (1)根据系统实际装机存储容

15、量，确定存储器在整个存储空间的位置。 (2)选择合适的存储芯片，画出地址分配图或列出地址分配表。 (3)根据地址分配图或表及选用的译码器件，画出相应的地址位图，以此确定“片选”和片内单元选择的地址线，进而画出片选译码电路。 (4)画出存储器与地址总线的接口连线图,例：为某8位微机（地址总线为16位）设计一个12KB容量的存储器，要求EPROM区为8KB，从0000H开始，采用2716芯片；RAM区为4KB，从2000H开始，采用2114芯片。,解： 地址分配表如下：,容量分配 芯片型号 地址范围 容量分配 芯片型号 地址范围,2KB 2716 0000H-07FFH 1KB 2114 2000

16、H-23FFH,2KB 2716 0800H-0FFFH 1KB 2114 2400H-27FFH,2KB 2716 1000H-17FFH 1KB 2114 2800H-2BFFH,2KB 2716 1800H-1FFFH 1KB 2114 2C00H-2FFFH,方案一：ROM、RAM分别译码方式,则ROM的地址位图如下： RAM的地址位图如下：,A15 -A12 A11 A10 A9-A0 0 0 1 0 0 0 全0-全1 0 0 1 0 0 1 全0-全1 0 0 1 0 1 0 全0-全1 0 0 1 0 1 1 全0-全1,0000-07FF,1000-17FF,1800-1FF

17、F,2C00-2FFF,2000-23FF,2400-27FF,2800-2BFF,0800-0FFF,E A B 74LS139 E A B,&,&,A15 A14 A13 A12 MREQ A11 A10,方案二：二次译码方式,则地址位图如下：,A15 A14 A13 A12 A11 A10-A0 0 0 0 0 0 全0-全1 0000-07FF 0 0 0 0 1 全0-全1 0800-0FFF 0 0 0 1 0 全0-全1 1000-17FF 0 0 0 1 1 全0-全1 1800-1FFF 0 0 1 0 0 全0-全1 2000-27FF 0 0 1 0 1 全0-全1 28

18、00-2FFF,ROM,RAM,五 高速缓冲存储器技术,为了提高程序的运行速度，在现代微机系统中，采用了高速缓冲存储器（Cache）技术。 它的用途是把程序中正在使用的部分(活跃块)存放在速度快、容量小的Cache中，使CPU的访问操作大多数对Cache进行，从而大大提高CPU的访问的速度。 Cache采用存取速度快的SRAM器件构成。 通常分为两级：集成在CPU芯片中的Cache称为一级(L1 Cache)，安装在主板上的Cache称为二级（L2 Cache），容量较大，从几百KB到几MB不等。,六 x86的存储器结构与存储管理,1.内存配置及结构,系统板上保留的64KB，作为FE0000F

19、EFFFF的副本,64KB系统板ROM(BIOS等)， 其副本在FF0000FFFFFF,2.存储器工作方式及原理,x86的存储器有三种工作方式，即实地址方式 、保护虚地址方式 和 虚拟8086方式。,实地址方式 是8028680486最基本的工作方式，与8088/8086工作方式基本相同，只能在1MB范围内寻址，故不能管理和使用扩展存储器。 虚拟8086方式 实质上是保护虚地址方式下的一种子方式，它们都是建立在虚拟存储和保护两大机制的基础上的工作方式，并且支持多用户 、多任务操作。,虚拟存储管理机制 虚拟存储器极其管理技术是现代操作系统的重要特征之一，是支持多任务、多用户操作及动态内存分配的

20、关键技术，它将外存资源与内存资源进行统一管理，解决了用较小容量的内存运行大容量的软件问题。 虚拟存储器（简称虚存）实际上是一种由操作系统的存储管理软件对内存和外存资源进行统一分配和程序调度的存储器管理技术。它将内存和外存统一编址，形成一个比内存空间大许多的存储空间，称虚拟存储空间。,虚拟存储管理机制: 采用分段分页机制 分段分页机制的基本思想是： 首先使用分段机制，将虚拟地址空间分成一个个大小不等的逻辑段。将虚拟地址用间接指向段基址的段选择符和段内偏移量两部分表示，并将虚拟地址转换为一个中间地址空间的地址，这一中间地址空间称为线形地址空间，其地址称为线形地址。 线形地址空间是一个不分段的连续的

21、地址空间。然后再使用分页机制，将线形空间分成若干固定大小的页，将线形地址用页基址和页内偏移量表示，并将线形地址转换为物理地址。,x86存储器分段分页机制示意图,简介 x86CPU保护模式下软件结构 保护机制 存储器管理机制的保护功能表现在两方面： 1.每个任务有不同的虚地址空间，使不同任务间互相隔离，受到保护。 2.同一任务内的不同程序段受到保护。由于对不同程序段定义了四种特权级，这样同一任务中特权级高的程序不可能被应用程序破坏。,一、保护模式概述,可以提供虚拟存储器管理、分页、多任务的高级软件结构。是WINDOWS, OS/2 ,UNIX操作系统使用的操作模式 将寄存器CR0中的PE位置1从

22、而切换到保护模式。 CPU可访问的物理存储空间为4GB （ 32位），程序可用的虚拟存储空间64TB（46）。 段的长度在启动页功能时为4GB，不启动页功能时为1MB,二、保护模式下的软件体系结构,1、寄存器模型： 保护模式下寄存器模型是实模式下的超集。 （1）、基本寄存器 EAX、EBX、ECX、EDX可字、字节、双字操作。 EIP：可字、双字使用。 ESP、EBP、ESI、EDI：32位，功能同实模式。 EFLAGS：32位，但只使用十五位。,31 19 18 17 16 15 14 1312 11 10 9 8 7 6 5 4 3 2 1 0 AC VM RF NT IOPLOF DF

23、IF TF SF ZF AF PF CF FLAGS EFLAGS IOPL：共占两位，可表示0-3级4个I/O特权级。 NT：任务嵌套标志，为1表示一个任务嵌套在另一任务中。 RF：恢复标志，为1，即使遇到断点或调试故障，也不产 生异 常中断。 VM：虚拟8086模式设定位，为1则为虚拟8086模式。 AC：对准检查标志，检查字及双字是否对准。 2、系统级寄存器 4个系统地址寄存器GDTR、LDTR、IDTR、TR， 4个控制寄存器CR0-CR3，一般由操作系统进行访问。,控制寄存器 31 30 29 28 19 18 16 5 4 3 2 1 0 CR0 PG CD NW保留AM WP 保

24、留NE ET TS EM MP PE CR1保留 CR2 页 FAULT 线 性 地 址 CR3页目录基址寄存器保留 PCD PWT 控 制 寄 存 器 CR0：存放整个系统的控制标志 CR1：为其它产品保留，未用 CR2：保存页故障32位线性地址 CR3：保存页目录在内存的基地址,CR0：保护模式配置和状态信息。 PE：保护模式允许，置1，进入保护模式。 MP：是否含有数学协处理器。 EM：是否用到了软件模拟器执行数学运算。 ET：是否安装80387协处理器。 TS：在切换任务时自动置1。 NE：数值异常中断控制位。 WP：写保护控制位，用来保护用户级的那些页。 AM：对准屏蔽控制位，与状态

25、标志AC配合使用。 NW：非通写控制位，用来控制CACHE操作。 CD：CACHE禁止位，为1，禁止对CACHE填充写入。 PG：页功能控制位，为1，分页部件有效。,CR2、CR3： 只在分页机制下有用。此时物理存储器的寻址由一种地址转换机制完成，该机制包含一个页目录表和一个 页表，它们都放在物理存储器中。CR3包含页目录基址寄存器PDTR，其高20位页目录基址指向页目录的开头。如果某页不在存储器中，则在页转换时会发生分页错误，此时80486将发生缺页的地址保存在CR2中，所以CR2记作缺页线性地址。,段寄存器： 保护模式下称为段选择符寄存器，其值不再是基址，而是选择符。 TI：选择访问段描述

26、符时用的表。 RPL：指定选择符的请求特权级。可为00，01，10，11 13位索引 64位高速缓存 CS TI RPL SS DS ES FS GS 选择符 描述符高速缓冲器,2、存储器管理及物理地址的形成： 虚拟地址和虚拟地址空间： 保护模式下虚拟地址仍由两部分组成：段基址和偏移地址 基址：16位段选择符，14位有效，低两位为请求特权级。 偏移地址：32位，存放在EIP、ESP、EBP、EDI、ESI等中 ，或为立即数。 虚拟地址空间：14位+32位=64位 虚拟地址空间的分段： 分段模型中，64T的虚拟存储空间分成了32T字节的全局存储器地址空间和32T的局部存储器地址空间。 多处理软件

27、环境中，一个应用通常表示为一些任务的集合，当80486启动一个任务时，它可以激活全局存储器段或局部存储器段。,全局存储器段是若干段，是所有任务都能访问的存储区，每一任务又有自己的若干局部存储段是只允许该任务访问的。 全局存储器段的基地址（32位）及段长（20位）、属性（12位）信息构成一个该段的段描述符，所有的全局存储器段描述符构成一个表，称为全局描述符表GDT，该表的首地址（32位）及表的长度（16位）存放在全局描述符表寄存器GDTR中。 局部存储器段是某一任务特定的存储区，只有该任务才能访问，所有该任务的局部存储器段的说明符存放在一起，构成局部描述符表LDT，该表的首地址存放在GDT中，由

28、局部描述符表寄存器LDTR中的16位选择符确定其在GDT中的偏移地址。,BASE LIMIT GDTR 32位基地址 16位段限,段限,全局段描述符,段基址,15 0 63 0 LDTR 选择符 局部描述符表高速缓存,段限,段描述符,GDT,送入,LDT,16位选择符,LDT首地址,段式地址转换：,15 3 2 0 63 0,GDT,LDT,索引,TI,RPL,段选择符,CS,描述符高速缓存,TI=0,TI=1,31 0段的首地址,0偏移地址,EIP,+,存储单元的线性地址,如果禁用分页机制，线性地址=物理地址,分页原因： 如程序全段进入内存，则内存被充满，不利于多任务。 中小程序占多数，造成内存碎片，浪费内存空间。 一个段中只有少数程序被使用，不必将全段调入内存。 页式地址转换： 4GB物理存储空间在允许分页时按4KB为1页，分为1M页（2的20次幂）。 页表： 从0开始，每一组相邻连续的1K个页为一