数字频率合成器

1、数字频率合成器的设计与制作,无线电教研室,锁相环框图,原理复习,数字频率合成器框图,数字频率合成器原理复习,设计的主要技术指标: 锁相环频率输出范围: 1KHz -99kHz 数字显示输出频率 频率间隔: f =1KHz,工作任务: 1.完成分频器设计 数字译码显示电路的设计 锁相环部分设计 2. 画电路原理图 3. 元器件参数设计 4.布线、画接线图、焊接 5.调试 实际操作环节主要分四部分 a.晶振固定分频； b.分频比显示电路； c.可变分频部分； d.锁相环电路 6、论文 7、答辩,设计 方案,1.晶振部分 、分频部分,2.锁相环部分,3. 可变分频部分,4. 可变分频比译码驱动显示电

2、路,CMOS数字式晶体振荡器-4M方波信号输出,1.晶振部分 、分频部分,R1 为反馈电阻，使非门工作在放大区。即非门相当于高增益的反相放大器，晶体等效为电感，组成谐振电路。产生一个正弦波的波形，u1B实现整形功能，将正弦波转换为方波。,CPA 二进制计数器的时钟输入端,下降沿有效. CPB 五进制计数器的时钟输入端. 下降沿有效 CR 清零端 QD 高位, QA 低位 可将二进制和五进制串起来作为十进制分频器。,74LS390十进制计数器用做分频器,4000=10分频x10分频x10分频x4分频,分频,74LS390: 10分频,分频比为4000,两种10分频方式,74LS390: 4分频,

3、分频方式1,分频方式2,10分频,10分频,10分频,去锁相环14脚,4分频,74LS3904000分频电路连接,4000=10 x10 x10 x4,74HC00与非门,BCD七段显示器译码器/译码器CD4511引脚图及真值表 IC CD4511 是一组用来作为BCD 对共阴极LED 七段显示器译码的包装。其引脚图，图1与真值表图2所示，其各脚功能如下： LT：做灯泡测试用，当LT=0，则不论其它输入状态为何，其输出abcdefg=1111111，使七段显示器全亮，即显示8，以便观测七段显示器是否正常。当LT=1，则正常*。 BI：空白输入控制，当BI=0 (LT 为1 时) 则不论DCBA

4、 之输入为何，其输出abcdefg皆为0，即七段显示器完全不亮，此脚可供使用者控制仅对有效数据译码，避免在无意义的数据输入时显示出来造成字型的系乱。,LE：数据栓锁致能控制；在CD4511 中，不但具译码功能，更具有数据栓锁的记忆功能。当LE=0 时(LT=1 且 BI=1)，DCBA 数据会被送入IC 的缓存器中保存，以供译码器码；当LE=1 时，则IC 中的暂存器会关闭，仅保存原来在LE=0 时的DCBA数据供译码器译码。换句话说当LE=1 时，不论DCBA 的输入数据为何，皆不影响其输出，其输出abcdefg 仍保留原来在LE 由0 转为1 以前的资料。,锁相环CD4046,CD4046

5、是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V18V），输入阻抗高(约100M)，动态功耗小，在中心频率f0为10kHz下功耗仅600W，属微功耗器件。 CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下： 1脚相位比较器2的输出端，环路锁定时为高电平，环路失锁时为低电平。 2脚相位比较器的输出端。 3脚比较信号输入端。 4脚压控振荡器输出端。 5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。 6、7脚外接振荡电容。 8、16脚电源的负端和正端。 9脚压控振荡器的控制端。 10脚解调输出端，用于FM解调。 11、12脚外接振荡电阻。 13脚相位比较器的输出端

6、。 14脚信号输入端。 15脚内部独立的齐纳稳压管负极。,2.锁相环部分,CD4046内部还有线性放大器和整形电路，可将14脚输入的的微弱输入信号变成方波或脉冲信号送至两相位比较器。源跟踪器是增益为1的放大器，VCO的输出电压经源跟踪器至10脚作FM解调用。齐纳二极管可单独使用，其稳压值为5V，,CD4046内部电路原理主要由相位比较、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。 比较器采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号U为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），U输出为低电平。

7、当Ui、Uo的相位差在0-180范围内变化时，U的脉冲宽度m亦随之改变。,异或门真值表,式中 为鉴相灵敏度，鉴相特性如图3.11(C)所示。 数字式鉴相器线性鉴相范围较模拟式宽。,对相位比较器而言，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑“0”；反之则输出逻辑“1”。如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器输出的为正脉冲，当相位超前时则输出为负脉冲。在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。从相位比较器输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。而当两个输入脉冲的频率和相位均相同时，相位比较器的输出为高阻态

8、，则1脚输出高电平。,已知：R4=22M , f0min =1K , f0max =99K 求Ct 、R3,线性：,设计 :锁相环上下限电阻的选取计算 (f0max=99K,f0min=1K),耗尽型NMOS三极管的栅源导通压降 UGS =0.5v , 耗尽型PMOS三极管的栅源导通压降 UDS= 1v Ud VCO控制电压,按下页9.2.3图：得Ct= 100pF,CD4046内部的VCO是一个电流控制型振荡器，其振荡频率与控制电压ud之间的关系 可以表示为：,由（2）得 R3 =51K,带有预置数的10进制加减计数器CD4510,3.可变分频器部分,D3D2D1D0 为分频比预置数输入端,

9、分频时采用减记数合适,锁相环输出4端作为个位时钟CP输入。 CD4510两片全部记数完成后发出借位信号,给LD1置1，可重新预置分频数。,Q3Q2Q1Q0 输出端悬空,带有预置数的10进制加减计数器CD4510,CD4011,4011与非门将两借位进行与，都为0时分频完毕。并有延时作用 输出控制信号1到LD，并输出到锁相环3端，分频完毕,可变分频比及分频比数码显示部分,按键开关（不带锁）输入分频数，作为74LS390的时钟,将其转换成二进制数，进行驱动译码,并7段码显示,基本RS触发器构成的开关消陡电路消除开关的抖动不稳定。74LS00,共阴7段显示码,4511显示器 驱动电路,CD4511管

10、脚功能介绍如下： LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，CD4511输出被保持在LE=0时的数值。DA、DB、DC、DD、为8421BCD码输入端。 a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。 BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。 LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否正常。,BCD七段显示器译码器/译码器CD4511引脚图及真值表 IC CD4511

11、 是一组用来作为BCD 对共阴极LED 七段显示器译码的包装。其引脚图，图1与真值表图2所示，其各脚功能如下： LT：做灯泡测试用，当LT=0，则不论其它输入状态为何，其输出abcdefg=1111111，使七段显示器全亮，即显示8，以便观测七段显示器是否正常。当LT=1，则正常*。 BI：空白输入控制，当BI=0 (LT 为1 时) 则不论DCBA 之输入为何，其输出abcdefg皆为0，即七段显示器完全不亮，此脚可供使用者控制仅对有效数据译码，避免在无意义的数据输入时显示出来造成字型的系乱。,LE：数据栓锁致能控制；在CD4511 中，不但具译码功能，更具有数据栓锁的记忆功能。当LE=0 时(LT=1 且 BI=1)，DCBA 数据会被送入IC 的缓存器中保存，以供译码器码；当LE=1 时，则IC 中的暂存器会关闭，仅保存原来在LE=0 时的DCBA数据供译码器译码。换句话说当LE=1 时，不论DCBA 的输