第五章存储器及其接口.ppt

1、左旭坤（）,1,微型计算机原理及其应用第五章：存储器及其接口,皖西学院计算机系,左旭坤（）,2,第五章：存储器及其接口,概述 半导体存储器的使用,左旭坤（）,3,第五章：存储器及其接口,概述 半导体存储器的使用,左旭坤（）,4,第五章：存储器及其接口概述,存储器是计算机(包括微机)硬件系统的重要组成部分。 功能：有了存储器，计算机才具有“记忆”功能； 才能把程序及数据的代码保存起来； 才能使计算机系统脱离人的干预，而自动完成信息处 理的功能。,左旭坤（）,5,第五章：存储器及其接口概述,左旭坤（）,6,第五章：存储器及其接口概述,存储器的分类 按存储介质分类磁性、光电、半导体等。 按存储器的读

2、写功能分类只读存储器(ROM)、 随机存储器(RAM)。 按信息的可保存性分类非永久记忆的存储器、 永久性记忆的存储器。 按存取速度分类内存（容量相对较小、存取速度较快）、 外存（容量相对较大、存取速度较慢）,左旭坤（）,7,第五章：存储器及其接口概述,存储器的性能指标 存储器系统的三项主要性能指标是【容量】、【速度】和【可靠性】。 1、存储器容量 存储器容量是指存储器可以容纳的二进制信息总量，即存储信息的总位数（Bit）。 设存储器的地址线和数据线位数分别是p和q，则该存储器芯片的地址单元总数为2p，该存储器芯片的位容量为2p q。 例如：存储器芯片6116，地址线有11根，数据线有8根,则

3、该芯片的位容量是： 位容量=211 8 = 2048 8 = 16384位 存储器通常是以字节为单位编址的，一个字节有8位，所以有时也用字节容量表示存储器容量，例如上面讲的6116芯片的容量为2KB，记作2K 8， 其中：1KB = 1024B(Byte)=1024 8 =8192位 存储器容量越大，则存储的信息越多。目前存储器芯片的容量越来越大，价格在不断地降低，这主要得益于大规模集成电路的发展。,左旭坤（）,8,第五章：存储器及其接口概述,存储器的性能指标 存储器系统的三项主要性能指标是【容量】、【速度】和【可靠性】。 2、存取速度 存储器的速度直接影响计算机的速度。存取速度可用存取时间

4、和存储周期这两个时间参数来衡量。 存取时间是指CPU发出有效存储器地址从而启动一次存储器 读写操作，到该读写操作完成所经历的时间，这个时间越小，则 存取速度越快。目前，高速缓冲存储器的存取时间已小于5ns。存储周期是连续启动两次独立的存储器操作所需要的最小时 间间隔，这个时间一般略大于存取时间。,ns（nanosecond）：纳秒，时间单位。一秒的10亿分之一,左旭坤（）,9,第五章：存储器及其接口概述,存储器的性能指标 存储器系统的三项主要性能指标是【容量】、【速度】和【可靠性】。 3、可靠性 存储器的可靠性用MTBF (Mean Time Between Failures)平 均故障间隔时

5、间来衡量， MTBF越长，可靠性越高，内存储器 常采用纠错编码技术来延长MTBF以提高可靠性。 其它性能指标：性价比、功耗等,左旭坤（）,10,第五章：存储器及其接口概述,计算机机系统存储体结构 为了在存储器系统中兼顾以上三个方面的指标，目前在计算机系统中通常采用三级存储器结构， 即使用高速缓冲存储器、主存储器和辅助存储器 由这三者构成一个统一的存储体系。 从整体看，其速度接近高速缓存的速度，其容量接近辅存的容量，而其成本则接近廉价慢速的辅存平均价格。,左旭坤（）,11,第五章：存储器及其接口概述,计算机机系统存储体结构（金字塔结构）,主存储器用来存放活动的程序和数据，其速度高、容量较少、每位

6、价格高。 辅存储器主要用于存放当前不活跃的程序和数据，其速度慢、容量大、每位价格低。 缓冲存储器主要用于在两个不同工作速度的部件之间起缓冲作用,左旭坤（）,12,第五章：存储器及其接口概述,存储器的分类,左旭坤（）,13,第五章：存储器及其接口概述,主存储器 主存储器的基本操作,左旭坤（）,14,第五章：存储器及其接口概述,半导体存储器 半导体存储器的特点分类 1、半导体存储器的特点 速度快，存取时间可到ns级； 集成度高，不仅存储单元所占的空间小，而且译码电路和缓冲寄存器、读出写入电路等都制作在同一芯片中。目前已达到单片1024Mb（相当于128M字节）。 非破坏性读出，即信息读出后存储单元

7、中的信息还在，特别是静态RAM，读出后不需要再生。 信息的易失性（对RAM），即断电后信息丢失。 信息的挥发性（对DRAM），即存储的信息过一定时间要丢失，所以要周期地再生（刷新）。 功耗低，特别是CMOS存储器。 体积小，价格在不断地下降。,左旭坤（）,15,第五章：存储器及其接口概述,2.半导体存储器的分类,左旭坤（）,16,第五章：存储器及其接口概述,2.半导体存储器的分类 半导体存储器的分类如上图所示。主要分为两大类： 可读写存储器RAM和只读存储器ROM RAM分为静态RAM（SRAM ，Static RAM） 动态RAM（DRAM，Dynamic RAM,DRAM） 目前计算机内的

8、主存储器都是DRAM，它的集成度高、功耗 很低，缺点是需要再生。 SRAM是非挥发的，所以不需要再生，但集成度比DRAM要 低，计算机中的高速缓冲存储器大多用SRAM.,左旭坤（）,17,第五章：存储器及其接口概述,2.半导体存储器的分类 只读存储器ROM（Read-Only Memory） 对其内容只能读不能写入的存储器，它的内容是一般是一次性预先写入后不再 随着计算机程序的运行而频繁更改。 ROM通常用来存放固定不变的程序、汉字字型库、字符及图形符号等，由于 它和读写存储器分享主存储器的同一个地址空间，故仍属于主存储器的一部分。 只读存储器还经常用作微程序控制存储器。 ROM分类： 可编程

9、只读存储器PROM (Programmable ROM)：一次性地写入程序和数据， 同时一经写入，就无法更改； 可擦除只读存储器EPROM (Erasable Programmable ROM)：允许用户根据需 要多次写入或擦去ROM的内容； 电可擦除只读存储器EEPROM (Electrically Erasable Programmable ROM)： 可用电信号进行清除和改写的存储器，与EPROM相比，不需要采用紫外线擦 除。,左旭坤（）,18,第五章：存储器及其接口概述,2.半导体存储器的分类 只读存储器ROM（Read-Only Memory） 对其内容只能读不能写入的存储器，它的内

10、容是一般是一次性预先写入后不再 随着计算机程序的运行而频繁更改。 ROM通常用来存放固定不变的程序、汉字字型库、字符及图形符号等，由于 它和读写存储器分享主存储器的同一个地址空间，故仍属于主存储器的一部分。 只读存储器还经常用作微程序控制存储器。 ROM分类： 快擦型存储器 (Flash Memory) 快擦型存储器是不用电池供电的、高速耐用的非易失性半导体存储器，它以性能好、功耗低、体积小、重量轻等特点活跃于便携机存储器市场。 快擦型存储器具有EEPROM的特点，可在计算机内进行擦除和编程，它的读取时间与DRAM相似，而写时间与磁盘驱动器相当。快擦型存储器有5V或12V两种供电方式。对于便携

11、机来讲，用5V电源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。,左旭坤（）,19,ROM分类：,第五章：存储器及其接口概述,EPROM烧录器,EPROM擦除器,Flash Memory （主板bios）,左旭坤（）,20,第五章：存储器及其接口,概述 半导体存储器的使用,左旭坤（）,21,第五章：存储器及其接口只读存储器ROM,一、半导体存储器的组成 半导体存储器组成的框图如图所示。它一般由存储体、地址选择电路、 输入输出电路和控制电路组成。,左旭坤（）,22,第五章：存储器及其接口只读存储器ROM,一、半导体存储器的组成

12、1、存储体 存储体是存储1和0信息的电路实体，它由许多个存储单元组成，每个 存储单元一般由若干位(8位)组成，每一位需要一个存储元件，每个存储 单元有一个编号，称为地址。 存储器的地址用一组二进制数表示，其地址线的根数n与存储单元的 数量N之间的关系为： 2n = N 地址线数与存储单元数之间的关系列于下表中。,左旭坤（）,23,第五章：存储器及其接口只读存储器ROM,一、半导体存储器的组成 2、地址选择电路 地址选择电路包括地址译码器和地址码寄存器。地址译码器用来对地 址译码。设其输入端的地址线有n根，输出线数为N，则它分别对应2n个 不同的地址码，作为对地址单元的选择线。这些输出的选择线又

13、叫做字 线。 地址译码的方式有两种： 单译码方式 它的全部地址码只用一个电路译码，译码输出的字选择线直接选中对 应的存储单元，如上面前图所示。这一方式需要的选择线数较多，只适 用于容量较小的存储器。,左旭坤（）,24,第五章：存储器及其接口只读存储器ROM,地址译码的方式有两种： 双译码方式（或称矩阵译码） 双译码方式如下图所示。它将地址码分为X与Y两部分，用两个译码电路分别译码。X 向译码称为行译码，其输出线称为行选择线，它选中存储矩阵中一行的所有存储单元。Y 向译码又称为列译码，其输出线称为列选择线，它选中一列的所有单元。只有X向和Y向的 选择线同时选中的那一位存储单元，才能进行读写操作。

14、,由图可见，具有1024个基 本单元的存储体排列成 3232的矩阵，它的 X向 和Y向译码器各有32根译 码输出线，共64根。若采 用单译码方式，则要1024 根译码输出线。 因此，双译码方式所需要 的选择线数目较少 ，也简 化了存储器的结构，故它 适用于大容量的存储器。,左旭坤（）,25,第五章：存储器及其接口只读存储器ROM,一、半导体存储器的组成 3、输入输出电路和控制电路 输入输出电路：包括读写放大器、数据寄存器（三态双向缓冲器）等。 它是数据信息输入输出的通道。 控制电路：提供外界对存储器的控制信号有读信号RD、写信号WR和 片选信号CS。,CS (Chip Select) ：由于每

15、一片芯片的存储容量总是有限的，所以，一个存储体往往由一定数量的片子组成，在地址选择时，首先要选片，用地址译码器输出和一些控制信号 (如8086的MIO)形成选片信号，只有当某一片的输入信号有效，该片所连的地址线才有效，这样才能对这一片上的存储单元进行读或写的操作。,左旭坤（）,26,第五章：存储器及其接口存储器芯片的扩展与连接,存储芯片容量 存储芯片容量= （bit） p和q分别是存储芯片的地址线和数据线位数 存储器扩容 已知单片存储芯片容量 nm，而系统要求存储器容量为NM 则所需芯片总数应为（M / m）（N / n） 例：欲组成16K8的存储器，需存储芯片 2114（1K4）多少片？ 解

16、：所需芯片数应为 （8 / 4）（16K / 1K）= 216= 32（片）,左旭坤（）,27,存储器扩容 1、位扩展(加大字长) 曾加数据线 例 用8个16K1bit芯片组成16K8bit的存储器。,第五章：存储器及其接口存储器芯片的扩展与连接,将多片存储器的 地址、片选、读/写端 相应并联， 数据端单独引出。,左旭坤（）,28,第五章：存储器及其接口存储器芯片的扩展与连接,存储器扩容 2、字扩展(加大地址) 曾加地址线,例 用4个16K4bit芯片组成 64K4bit的存储器。,左旭坤（）,29,第五章：存储器及其接口存储器芯片的扩展与连接,存储器扩容 3、字、位扩展(同时加大字长和地址)

17、 曾加地址线和数据线 可知需要4/18/4=8片2114 根据题意，要组成4k个8位的存储单元，但是2114的每个存储单 元只有4位所以，可将两片2114作为一组，共用一个片选信号，这 样整个存储器就有4组存双片2114的组合。 每个双片2114组合中，一片的数据线和数据总线的D0D3相连； 另一片的数据线和数据总线的D4D7相连。 每片2114共10根地址线，所有的2114芯片的地址线都并联到地址 总线的A0A9； 地址总线A10和A11接入2-4译码器，形成4组片选信号 所有2114的读/写控制线都并联到CPU的读/写控制引脚,例一个由2114（1K4bit）芯片组成的存储器（容量为4K8

18、bit）与CPU的连接方式,左旭坤（）,30,CPU,A9A0,A11A10,D3D0,A9A0,CS,2114,D7D4,A9A0,WE,CS,2114,D3D0,A9A0,CS,2114,D7D4,A9A0,WE,CS,2114,WR,D7D0,译 码 器,. . .,左旭坤（）,31,第五章：存储器及其接口存储器芯片的扩展与连接,存储器芯片与CPU的连接 片内译码的地址线直接与地址总线的低位地址线相连 存储器芯片的数据线若与CPU的数据线相等，则对应相连即可。若少于，则应将2片、4片存储器芯片的数据线分别与CPU的数据线相连 芯片写允许和读允许线分别与CPU的WR和RD引脚相连 利用CP

19、U的高位地址信号和控制信号的译码形成片选信号,左旭坤（）,32,第五章：存储器及其接口存储器芯片的扩展与连接,存储器芯片与CPU的连接 存储器片选控制方法： 组成一个存储系统通常是由多个存储芯片组成。CPU每次访问内存只能对一个存储单元进行读或写，这个单元位于某个芯片中中。因此，首先要找到这个或这个芯片，这就是所谓的片选问题。换句话说，就是每当CPU访问内存，如何产生相应芯片的片选信号。 指定一个存储单元是由CPU给出的地址来决定的，寻址的方法是将地址总线分成两部分： 一部分接入芯片进行“片内地址译码”，确定片内单元的位置； 另一部分送入译码器进行“片外地址译码”产生片选信号。 通常我们有三种

20、片选方法：线选法、全译码法、部分译码法。,左旭坤（）,33,第五章：存储器及其接口存储器芯片的扩展与连接,存储器芯片与CPU的连接线选法 低位地址总线接入芯片进行“片内地址译码”;剩余的高位地址总线中，任选一位作为片选信号直接与存贮芯片的CS引脚相连，这种方式就称为线选法。其特点是无需译码器，但有较多的地址重叠区。该方法适用于存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量。,左旭坤（）,34,第五章：存储器及其接口存储器芯片的扩展与连接,存储器芯片与CPU的连接线选法 【例】：用5片Intel6116(2K8)组成10K8位的存储器系统。求每块芯片的地址范围。,R

21、AM 2KB,RAM 2KB,RAM 2KB,CS,CS,CS,CS,CS,A11 A12 A13 A14 A15,D0-D7,A0-A10,数据总线,地址总线,（3）,（4）,（5）,RAM 2KB,RAM 2KB,（1）,（2）,左旭坤（）,35,第五章：存储器及其接口存储器芯片的扩展与连接,存储器芯片与CPU的连接线选法,左旭坤（）,36,第五章：存储器及其接口存储器芯片的扩展与连接,存储器芯片与CPU的连接全译码法 除去与存储芯片直接相连的低位地址总线之外，剩余地址总线全部送入“片外地址译码器”给出片选信号就称为全译码法。其特点是物理地址与实际存储单元一一对应，但译码电路复杂。,左旭坤

22、（）,37,第五章：存储器及其接口存储器芯片的扩展与连接,存储器芯片与CPU的连接全译码法 例5-2：用16片Intel6232(4K8)组成64K8位的存储器系统。求每块芯片的地址范围。,4KB (1),4KB (2),4KB (16),译 码 器,CS,CS,CS,Y0,Y1,Y15,A0-A11,地址总线,数据总线,D0-D7,A15-A12,. . . .,.,左旭坤（）,38,第五章：存储器及其接口存储器芯片的扩展与连接,存储器芯片与CPU的连接全译码法,A15 A14 A13 A 12 A11 A10-A0 地 址范围,0 0 0 0 0 0 0 Y0 0000H-0FFFH,0

23、0 0 1 0 0 0 Y1 1000H-1FFFH,0 0 1 0 0 0 0 Y2 2000H-2FFFH,1 1 0 1 0 0 0 Y13 D000H-DFFFH,1 1 1 0 0 0 0 Y14 E000H-EFFFH,1 1 1 1 0 0 0 Y15 F000H-FFFFH,存储器1 地址范围,存储器2 地址范围,存储器3 地址范围,存储器14 地址范围,存储器15 地址范围,存储器16 地址范围,左旭坤（）,39,第五章：存储器及其接口存储器芯片的扩展与连接,存储器芯片与CPU的连接部分译码法 除去与存储芯片直接相连的低位地址总线之外，剩余的部分不是全部参与译码的方法就称为部

24、分译码。其特点介于全译码法和线选法.,左旭坤（）,40,第五章：存储器及其接口存储器芯片的扩展与连接,存储器芯片与CPU的连接部分译码法 例5-3：用8片Intel6116(2K8)组成16K8位的存储器系统。求每块芯片的地址范围。,2KB (1),2KB (2),2KB (8),译 码 器,CS,CS,CS,Y0,Y1,Y7,A0-A10,地址总线,数据总线,D0-D7,A15-A11,中任三根,.,. . . .,左旭坤（）,41,第五章：存储器及其接口存储器芯片的扩展与连接,存储器芯片与CPU的连接地址译码器 将CPU与存储器连接时，首先根据系统要求，确定存储器芯片地址范围，然后进行地址译码，译码输出送给存储器的片选引脚CS。能够进行地址译码功能的部件叫做地址译码器。常见的地址译码器如74LS138电路。,左旭坤（）,42,第五章：存储器及其接口存储器芯片的扩展与连接,存储器芯片与CPU的连接地址译码器 如图给出了该译码器的引脚和译码逻辑框图。由图可看到，译码器74LS138的工作条件是控制端G1=1,G2A*=0,G2B*=0，译码输入端为C