第五章 存储器06年

1、第五章 存储器,1 概述 2 半导体存储器 3 主存储器设计,1 概述,一、存储器分类,存储器,内存储器 （半导体存储器）,外存储器 （外设）,随机存储器RAM,只读存储器ROM,静态存储器（SRAM） 动态存储器（DRAM）,掩膜ROM PROM EPROM EEPROM,硬盘 软盘 光盘 磁带 闪存,微型计算机系统中的存储器分级组成,在CPU内部的通用寄存器,集成度小的 静态RAM,简称内存，用于存放运行的程序和数据,红区为半导体存储器,绿区其它介质存储器,1. 内存储器特点： 存放正在运行的程序和数据 最大容量取决于CPU地址总线的根数 不需要接口直接与CPU总线相连 2. RAM与RO

2、M RAM读/写存储器，掉电内容丢失，用于存放正在运行的数据 ROM只读，掉电内容不丢失，用于存放固定程序,二 、存储器的性能指标,存储器容量：地址单元*位数 地址单元取决于存储器地址线的根数 位数取决于存储器数据线根数 例如 1KB（10根地址线，8根数据线，有1024个地址，每个地址存放1个字节） 2Kb （11根地址线，1根数据线，有2048个地址，每个地址存放1位） 32KB（15根地址线，8根数据线，有32K个地址，每个地址存放1个字节） 存取时间 从CPU给出有效的存储器地址启动一次存储器读/写操作，到该操作完成所经历的时间 3. 存取周期 连续启动两次独立的存储器读/写操作所需的

3、最小间隔时间,4. 可靠性 5. 性能/价格比,2 半导体存储器,一、半导体存储器的一般结构,地址线,数据线,控制线,1. 存储体（mn结构存储矩阵。其中每个小方块代表一个基本存储电路；,2.地址寄存器 用来存放CPU访问存储单元的地址 3.译码驱动电路 将地址总线输入的地址码转换成与它对应的译码输出线上的高电平或低电平，以表示选中了某一单元，并由驱动器提供驱动电流去驱动相应的读、写电路,A0,A1,00,01,02,03,译码原理：,4.读/写电路 完成对被选中单元中的各位的读/写操作 5.数据寄存器 暂时存放被读/写的数据，以协调CPU与存储器或I/O接口的速度差异 6.控制逻辑 接收来自

4、CPU的启动、片选、读/写及清除控制信号，经综合处理后，发出一组时序信号来控制读/写操作,二、随机存储器,1. 静态存储器SRAM,六管存储单元,特点： 1）存取速度快，常用于作为高速缓冲存储器（Cache） 2）可读写，失电后信息丢失 3）集成度小（单片存储容量小），功耗大 典型芯片： 6116（2K8位） 6264（8K8位） 62128（16K8位） 62256（32K8位）,SRAM的内部结构,SRAM6264芯片的引脚,引脚说明：,动态存储器DRAM 存储原理：,特点： 1）由于采用对电容的充放电，存放信息，较SRAM存取速度慢 2）可读写，失电后信息丢失 3）功耗小，集成度高，单片

5、存储容量大（单片容量可达上M ） 4）需要配备刷新电路（2ms） 典型芯片： 2164（64K1位） 51C256（256K1位） HM5116100（16M1位） HM5116400 （4M 4位）,三、只读存储器,1. 掩膜ROM,存储原理,2. 光可擦除可编程只读存储器EPROM 存储原理：,24V,浮栅MOS,特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K8位），2764（8K 8位）,3. 电可擦除可编程只读存储器EEPROM 存储原理： 信息的储存是通过电荷分布来决定的，编程的过程就

6、是一个电荷的注入过程。编程结束后，尽管撤消了电源，但由于绝缘层的包围，注入的电荷无法泄露，因此电荷分布能维持不变。 特点： 1）只读， 失电后信息不丢失 2）加特定电后，可有选择地擦除信息 3）信息擦除可重新灌入新的信息（程序） 典型芯片（28XX） 2816（2K8位），2864（8K 8位）,2864的引脚,2864的引脚功能,3主存储器设计,一、设计主要考虑的问题 （一）CPU总线的带负载能力 CPU通过总线与内存、I/O接口芯片连接。单个CPU总线的直流负载能力是带一个标准的TTL门电路。当CPU和大容量的ROM、RAM一起使用或扩展成一个多插件系统时，就需要增加总线的驱动能力。通常8

7、086系统使用8282地址锁存器和8286数据驱动器以增加总线的驱动能力。 （二）内存与CPU连接时的速度匹配 对CPU来说，读/写存储器的操作都有固定的时序（对8086来说需要4个时钟周期），由此也就决定了对内存的存取速度要求。,（三）内存容量的配置、地址分配 1. 内存容量配置 CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素） 2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等方面的要求来确定存储器芯片。它包

8、括芯片型号和容量的选择。,00000H,3FFFFH,40000H,9FFFFH,A0000H,BFFFFH,C0000H,EFFFFH,F0000H,F6000H,FFFFFH,RAM,640KB,ROM,256KB,保留,128KB,系统板上,RAM 256KB,I/O通道中扩展,RAM 384KB,保留的 RAM,128KB,扩展 ROM,198KB,16KB,基本 ROM40KB,IBM-PC机内存配置,二、CPU与存储器的连接,地址线的连接 CPU要对存储单元进行访问，首先要选择存储器芯片，即进行片选。然后在被选中的芯片中选择所要访问的存储单元。在硬件上这种寻址的过程就是地址译码。译

9、码分为片外译码和片内译码。,片外译码产生片选信号，选择芯片 片内译码选择芯片内地地址,eg：要将6116SRAM放在8088CPU最低地址（00000H007FFH）,A0A10,CPU,A11 A19,6116,分析：地址变化情况,参加片内译码,参加片外译码,片内译码的工作由存储器内置的译码器完成，而片外译码则需要根据给存储器分配的地址区间，由用户进行译码电路的设计。 常用的译码电路：,与非门,3：8译码器,当G1=1，G2A=0，G2B=0,片外译码的方法： 1）全译码法 系统总线中的全部地址总线除片内地址外，全部高位地址都接到片外译码电路中参加译码，形成片选信号。因此对应于存储芯片中的任

10、一单元都有唯一的确定的地址 。 eg：要将6116SRAM放在8088CPU最低地址区域 （00000H007FFH）,A0A10,CPU,A11 A19,6116,2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是全部高位地址）接到片外译码电路中参加译码，形成片选信号。因此对应于存储芯片中的单元可有多个地址 。,eg：上例A18，A19不参加译码，,A0A10,CPU,A11 A17,6116,黑区参加片内译码，红区车间片外译码，蓝区不参加译码,6116SRAM 对应了4个地址空间。即： 00000H007FFH （ A18，A19=0，0） 40000H407FFH （

11、A18，A19=0，1） 80000H807FFH （ A18，A19=1，0） C0000HC07FFH （ A18，A19=1，1）,eg：,2. 数据 线的连接,1） 当CPU的数据线条数与单片存储器的数据线条数相同时，将数据线对位直接连接。,CPU,D0 D7,存储器,D0 D7,例：,2716,8088,2） 当CPU的数据线条数比单片存储器的数据线条数多时， 将多个存储器的数据线组合起来与CPU数据线对位连接。,CPU,D0 D7,存储器,例：,8088,2164,D D,3） 当CPU的数据线条数比单片存储器的数据线条数多时，则根据具体情况不同对待。如8086CPU与8位存储器芯

12、片进行数据线的连接时，就应考虑奇偶分体，这样CPU对存储器既可进行字节操作又可进行字操作。,二次译码,3. 控制 线的连接,三、存储器设计实例,例1： 现有一个微机系统，CPU采用具有8位数据线的8088CPU，请分析分别RAM和ROM占用了哪部分地址空间，每个存储器的容量为多少？,0# RAM容量为8KB，地址为： 00000H01FFFH 1# RAM容量为8KB，地址为： 02000H03FFFH 2# RAM容量为8KB，地址为： 04000H05FFFH 3# RAM容量为8KB，地址为： 06000H07FFFH,0# R0M容量为2KB，地址为： FF000HFF7FFH 1# RAM容量为2KB，地址为： FF800HFFFFFH,结论： 该系统RAM 4片，每片8KB，占用从00000H07FFFH连续地址空间； 该系统ROM 2片，每片2KB，占用从FF000HFFFFFH连续地址空间；,例2： 将IBM-PC机（8086CPU）的内存容量扩展64K，并将地址安排在60000H开始的地址中。 解： 1）