《微机原理及接口技术》第五章.ppt

1、1/31,本课程教学模块,第一章、微型计算机基础知识 第二章、微型计算机的组成及工作原理 第三章、汇编语言程序设计 第四章、输入输出接口 第五章、存储器及其结构 第六章、中断控制系统 第七章、可编程计数定时控制器8253 第八章、数/模及模/数转换器 第九章 微型计算机外部设备简介 第十章 微型计算机开发应用,2/31,第五章 存储器及其结构,本章要点： 存储器的基本概念 半导体存储器的分类 RAM、ROM和Flash的结构 存储器在微机系统中的连接与扩充方法,3/31,5.1 存储器概述,存储器是计算机中存储信息的部件。计算机的工作原理是把要处理的程序和原始数据提前存储在指定的存储器中，在工

2、作时，由计算机自动而连续地从存储器取出程序中的指令并执行。 在微机系统中，存储器有三个层次组成，即辅助存储器（外存）、主存储器（内存）和高速缓冲器（高缓）。高缓相比较速度最快、同样容量最小。高缓的引入较好的解决了存储器与CPU在速度上的协调性。存储器中除采用磁、光原理的辅辅助存储器外，其它存储器主要都是采用半导体存储器。 本章重点介绍采用半导体存储器及其使用的方法,4/31,一、存储器分类,1、按存储介质分：半导体存储器、磁表面存储器、光表面存储器； 2、按读写功能分：只读存储器ROM和可读写存储器RAM； 3、按信息的可保存性分类： 非永久性记忆存储器（断电后信息消失）：RAM 永久性记忆存

3、储器（断电后信息仍保存）：ROM、磁表面或光表面存储器； 4、按在计算机系统中的作用分类：主存储器（内存）、辅助存储器（外存）、高速缓冲存储器。,5/31,二、存储器的结构,存储器从结构上可分为存储器、地址译码电路及片选和读写控制逻辑三部分。 1、存储体：存储器芯片的主要部分，用来存储信息。 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据。存储容量与地址、数据线个数有关： 芯片的存储容量存储单元数存储单元的位数2MN M：芯片的地址线根数，N：芯片的数据线根数,6/31,二、存储器的结构,2、地址译码电路：分单译码结构、双译码结构 根据输入的地址编码来选中芯

4、片内某个特定的存储单元。 双译码分X、Y轴排列方式，可简化芯片设计。,7/31,二、存储器的结构,8/31,三、存储器的性能指标,1、存储容量：是指存储器可以存储的二进制信息量。 表示方法为： 存储容量 = 存储单元数每单元二进制位数 2、存取时间和存取周期：说明存储器工作速度。 存取时间：从存储器接收到寻址地址开始，到完成取出或存入数据为止所需的时间。 存取周期：连续两次独立的存储器存取操作所需的最小时间间隔；略大于存取时间。 3、可靠性：指存储器对电磁场及温度等的变化的抗干扰能力。 4、其它指标：体积、功耗、工作温度范围、成本等。,9/31,四、存储器系统的多层结构,对存储器系统的要求具备

5、容量大、速度快、成本低的特点。 当前存储器系统多层结构组成，如图所示。 1、主存储器 用来存放计算机运行期间的大量程序和数据，CPU可 直接访问，一般由MOS型半导体存储器组成； 2、高速缓冲存储器（cache） 是计算机系统中的一个高速但容量小的存储器，用来 临时存放CPU正在使用和可能就要使用的局部指令和数据。 通常用双极型半导体存储器组成； 3、外存储器 用来存放系统程序和大型数据文件及数据库等。外存储器中的数据和程序必须调到内存中CPU才能执行或调用，所以其特点是：存储器容量大、成本低但存取速度慢，目前主要有磁盘、光盘、磁带存储器。,10/31,五、半导体存储器的分类与指标,1、半导体

6、存储器的分类 （按存储信息功能分类）,11/31,五、半导体存储器的分类与指标,2、半导体存储器的特性,1）静态RAM：典型芯片：I2114(1k4位)，M6224(8k 8位),12/31,五、半导体存储器的分类与指标,2、半导体存储器的特性,2）动态RAM：典型芯片： I2164(64k1位),DRAM特点：需刷新，且刷新操作时，不能进行正常读写操作，和SRAM比较，具有集成度高、功耗低、价格便宜、应用普遍等优点。,3）掩模ROM： 掩模ROM的基本存储电路是二极管、双极型晶体管或MOS晶体管电路，其是按规律排成矩阵。,13/31,五、半导体存储器的分类与指标,2、半导体存储器的特性,4）

7、可擦除可编程的ROM（EPROM）：典型芯片：I2764A(8k8位)、27512（64K8位） 基本存储电路是一个浮动栅三极管。在N型的基片上生成了两个高密度的P型区，其引脚为源极（S）和漏极（D），在S和D间有一个多晶硅做的栅极它被周围的SiO2包围，因此是浮动的。制作时，栅极无电荷，S与D间不导通，在EPROM的存储矩阵中，每一行与列的交叉点都是这种电路，由欲出厂时不导通，EPROM芯片全写的是1。,图5-6 浮动栅三极管结构,14/31,五、半导体存储器的分类与指标,2、半导体存储器的特性 3、半导体存储器的主要性能指标 1) 存储容量 存储容量 = 单元数 数据线位数(bit) 例:

8、6264 SRAM的容量为： 8K8bit = 64K位 41257 DRAM的容量为： 256K1bit = 256K位 2114 DRAM的容量是： 1K4bit = 4K位 2) 存储器访问速度(时间) 低速在300 ns以上 , 中速在100 ns 200 ns之间,超高速小于20 ns。例如：6116 RAM存储时间120 ns，2764 EPROM是200 ns，2817 EEPROM是非200 ns。,15/31,六、CPU与存储器的连接,1、地址线的连结(地址线数目取决于芯片的容量) l 芯片的地址线通常应全部与系统的低位地址总线相连 l 寻址时，这部分地址的译码是在存储芯片内

9、完成的，我们称为“片内译码” 2、数据线的连接（数据线的数目取决于芯片的位数，如图） 1）若芯片的数据线正好8根： l 一次可从芯片中访问到8位数据 l 全部数据线与系统的8位数据总线相连 2）若芯片的数据线不足8根： l 一次不能从一个芯片中访问到8位数据 l 利用多个芯片扩充数据位 l 这个扩充方式简称“位扩充” 3）位扩充 l 多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数 l 这些芯片应被看作是一个整体， 常被称为“芯片组”,16/31,六、CPU与存储器的连接,3、控制信号的连接(读.写.片选) ROM只连RD,RAM连RD和WE,(最小方式读写信号CPU产生,最大方式由8

10、288产生),片选信号由译码电路产生。如图5-8所示。,图5-8 芯片与CPU的连接,17/31,六、CPU与存储器的连接,4、CPU与RAM的连接 图中2114是1K*4位的芯片，需要两片组成一组，该电路连接64组，如图5-11所示。其扩展的存储区容量为：64(2(1K4bit)=64KB。地址空间为：0000HFFFFH。,图5-11 RAM与CPU的连接,18/31,5.2 典型半导体存储器芯片,5.2.1 结构 一、 静态RAM存储器 1、 SRAM的结构和特性（常用的静态RAM电路有6116、6264、62256）,19/31,5.2.1 结构,2、静态RAM的工作方式 静态RAM存

11、储器有读出、写入、维持三种工作方式，工作方式的操作控制见表注意：对CMOS的静态RAM电路, /CE为高电平时电路处于降耗状态,此时Vcc电压可降至3V左右,内部的存储数据也不会丢失。,20/31,5.2.1 结构,二、EPROM的结构和特性 常用的有：2716、2732、2764、27128、27256、27512等。 1、EPROM的引脚 A0Ai：地址输入线，i=1015； O0O7：三态数据总线，读或编程校验时为数据输出线，编程时为数据输入线。 维持或编程禁止时，O0O7呈高阻抗； ：选片信号输入线，“0”（即TTL低电平）有效； /PGM：编程脉冲输入线； ：读选通信号输入线，“0”

12、有效； Vpp：编程电源输入线，Vpp的值因芯片型号和制造厂商而异； 2、EPROM的主要操作方式： 编程方式：把程序代码（机器指令、常数）固化到EPROM中； 编程校验方式：读出EPROM中的内容，检验编程操作的正确性； 读出方式：CPU从EPROM中读取指令或常数； 维持方式：数据端呈高阻； 编程禁止方式：适用于多片EPROM并行编程不同数据。 3、EPROM编程 :EPROM编程就是将调试好的程序代码固化到（即写入）EPROM中。 常用的编程方法有常规的慢速编程和快速智能编程两种。,21/31,5.2.1 结构,三、动态读写存贮器(DRAM 2164) 1、 2164A（64K*1 bi

13、t）引脚 lA0A7为地址输入端地址引线复用，两次加入地址，共16位地址（64K）。第一次加入的称为行地址，第二次加入的称为列地址 l DIN和DOUT是芯片上的数据线， DIN为数据输入线， DOUT为数据输出线 l/RAS为行地址锁存信号，利用其可将行地址锁存在芯片内部的行地址缓冲寄存器 l/CAS为列地址锁存信号，利用其可将列地址锁存在芯片内部的列地址缓冲寄存器 l /WE为写允许信号。当为低电平时，允许将数据写入，反之，可从芯片读出数据 2、DRAM的工作过程 读出数据。先加上行地址于A0A7上，再送出，该信号的下降沿将行地址锁存在芯片内部，再加上列地址，再送出，该信号的下降沿将列地址

14、锁存在芯片内部，保持WE=1，则在有效期间数据输出并保持，工作时序如图5-14所示。 写入数据。与读出数据类似。 刷新：将动态存储器所存放的每一比特信息读出并照原样写入原单元的过程称为动态存储器的刷新。要求每（2-4ms）刷新一次。,22/31,5.2.1 结构,四、典型半导体存储器的特点,23/31,5.2.2 存储器芯片的扩展,设在8086最小模式下，系统要求16KB的ROM和16KB的RAM。 RAM区的地址为00000H03FFFH，ROM区的地址为FC000HFFFFFH。,24/31,5.3 PC机的内存条的选择与安装,微机系统中CPU、内存、显示卡、声卡、硬盘、软驱等部分均是通过

15、电缆线和主板连接的。早期，内存芯片直接插在主板的芯片插座上，或者直接焊接在电路上。后来，出现了各种形式的内存电路板，极大地方便了存储器的安装。,一、内存芯片从安装形式划分，常用的内存储器有如下几种。 1、DIP型内存：DIP（Dual In-Line Package，双列直插式封装）内存就是将内存芯片封装在标准的双列直插式的管壳内。 2、SIP型内存 ：SIP（Single In-Line Package，单列直插式封装）型内存为一小型电路板，板上焊接有紧密排列的存储芯片。 3、SIMM型内存条：SIMM是Single In-Line Memory Module的简写，即单边接触内存条。它将内

16、存芯片焊接在一定规格的印刷电路板上，板的一侧有一排插脚。 4、DIMM内存条 ：DIMM是Dual In-Line Memory Module的简写，即双边接触内存条，也就是说这种内存条插板的两边都有数据接口触片，每边为84线，一共有84X2=168线，故而人们经常把这种内存称为168线内存，而把72线的SIMM类型内存条直接称为72线内存。,25/31,5.3 PC机的内存条的选择与安装,二、内存条的选择 1、技术指标：容量、引脚数、速度、奇偶校验等。容量制约系统的性能。内存条通常有32MB、64MB等容量级别，其中128MB、64MB内存已成为当前的主流配置，而用于诸如图形工作站的内存容量

17、已高达128MB或512MB，甚至更高。 2、存取时间：常见的有60ns、70ns、80ns、120ns等几种，相应在内存条上标为6、7、8、12等字样。这个数值越小，存取速度越快，但价格也随之上升。在选配时，应尽量挑选与CPU时钟周期相匹配的内存。内存慢而主板快，会影响CPU的速度，还有可能导致系统崩溃；内存快而主板慢，结果是大材小用。 3、数据稳定性：一般商用机器的内存条无须加奇偶校验位。带奇偶校验的存储芯片只用在必须保证数据正确读写的关键地方，比如服务器中。注意在CMOS的SETUP中关于奇偶校验位的OFF/ON的设置必须与实际的内存条情况相一致，决不可混用。每根内存条上有9或3个芯片的

18、含有奇偶校验位，而有8或2个芯片的没有。,26/31,5.3 PC机的内存条的选择与安装,三、内存条的安装 现在微机普遍采用72线SIMM型内存条和168线DIMM型内存条。因为72线SIMM内存条的数据线有32根，对486主板安装一条SIMM就可以了。关于Pentium型CPU，其数据线为64位，就必须同时安装两个72线的内存条。事实上一般奔腾主板提供了4个SIMM内存插槽，分别标识为SIMM1SIMM4，其中，SIMM1和SIMM2称为BANK0（0号存储体），SIMM3和SIMM4称为BANK1（1号存储体），如果主板上的内存插座是168线的，只安装一条就能正常工作。 安装注意几点： 1

19、、一般PC机可安装不同容量的SIMM条，但同一个BANK内的两个SIMM条具有相同的规格。 2、对于很多PC机来说，若把不同速度的SIMM条混插在一起，即使它们的容量相同，也会带来麻烦。例如，计算机中已有运行速度为60ns的16MB内存，如果在主板的空置内存槽中再插入速度为70ns的SIMM条，系统就有可能会拒绝引导或在启动后不久就陷于崩溃。 3、在一组插槽中不能只插一部分内存条，必须全部插满或者全部置空， 4、虽然有不少主板支持SDRAM与EDO内存混合安装，但是最好不要混用。原因是SDRAM工作电压为3.3V，而EDO内存则多数在5V电压下工作。当然，如果SDRAM是适合宽电压（3V5V）

20、工作的产品，则不会出现这种损坏情况。,27/31,5.4 高速缓存(Cache)技术,在计算机系统体系设计的过程中，提出采用高速缓冲存储器（Cache）的设计思想是1967年由GIBSON首次提出，以缓解速度不匹配的问题。,一、 Cache的结构 在计算机的发展过程中，主存器件速度的提高一直跟不上逻辑电路的发展速度。 为了解决主存储器和CPU处理速度不匹配的问题，在两者之间增加了一级高速缓冲存储器。Cache存储器一般用与制作CPU相同的半导体工艺做成，其存取速度可同CPU相匹配，属于同一个量级。但是从制造成本上考虑，一般为1K256K字不等。 随着技术的提高，Cache的容量有所增加。高速缓

21、冲存储器的设计，利用的是程序访问的局部性原理。如磁盘Cache，它在主存中开辟了一小块空间来存放经常访问的磁盘中的数据块。 在Cache与CPU之间信息传递以字为单位，在Cache同主存之间传送以数据块为单位。 在目前的PENTIUM-， 机中，一般采用“三级存储，两级Cache”的设计思想，,28/31,5.4 高速缓存(Cache)技术,二、高速缓冲存储器Cache中所采用的主要技术及实现 在Cache的设计中，主要涉及到三个方面的问题：地址映像、替换算法及写入策略。 1、地址映像完全用硬件来实现 地址映像用来确定主存的数据块和Cache的槽号（槽号就是在Cache中所存放的各个数据块的逻

22、辑编号）之间的对应关系。Cache中通过地址映像把主存中的所需数据块地址转换成Cache中某一个槽的位置，以确定主存的数据块应在Cache的哪一个槽中。实现算法有3种。 假设在某个计算机系统中Cache的容量为1K字节，数据块的大小为8个字节，故此Cache中所需的槽数C=1024/8=128；主存容量为64K字节，按字节编制216=64K，故主存的地址空间为16位译码，主存中所含数据块的总数为M=64K/8=8K。 1）直接地址映像利用“模取余”的方法实现主存的每个数据块允许放的槽号 2）全相连地址映像针对直接地址映像Cache利用率低、命中率低和灵活性差采用。 每个主存块允许放到Cache

23、中的任何一个槽中。逻辑电路复杂，制造成本高。 3）组相连地址映像折中方法。 它把Cache中的所有槽号分成若干组，每一组又包含若干个槽号。这样当主存数据块读入Cache中时，首先要找该数据块在Cache中的槽的组号，然后再进行组内译码找到确切的槽号，最后再进行数据块内的译码工作进而找到相应的数据单元。,29/31,5.4 高速缓存(Cache)技术,2、换算法 当一个新的主存块要写入Cache中已有数据块占用的槽号时，就存在了数据块之间的替换问题。目前实现这种替换的算法有很多种，比较常用的算法： 1） 近期最少使用的算法（LRU）该算法总是替换掉Cache中最长时间没有用过的数据块。采用这种算

24、法，数据命中率高。 2） 先进先出（FIFO）该算法总是替换在Cache中存放时间最久的数据块。实际利用数据结构中的“队列结构”。该算法的硬件实现可通过一个循环移位寄存器就可做到。 3） 随机替换（RANDOM）这种算法不考虑使用情况，在Cache中通过一个随机数来选择一个槽中的数据块来替换。 3、写入策略 Cache中的内容是主存中的一小部分内容的副本，应该和主存中的数据内容保持一致。下面介绍主要的Cache-主存层次的写入策略保证这种数据的一致性。 1）全写入WT（WRITE-THROUGH）写数据时需同时写入Cache和主存中相应的数据块。在系统内增设一些缓冲寄存器，用于接受CPU送来的写入数据和地址，再自动写入主存即可。 2）回写法WB（WRITE-BACK）写操作时，只修改Cache中的内容。 总的来说，高速缓冲存储器Cache在计算机系统中起到两个方面的作用：在单处理机（含1个CPU）中，它可以弥补主存与处理机在处理速度方面不匹配的矛盾；在多处理机中，它