微机原理及应用-ch3

1、第三章 存储器,3.1 概述 3.2 半导体存储器的工作原理 3.3 RAM的结构及其常用芯片 3.4 ROM的结构及其常用芯片 3.5 存储器与CPU的连接,教学重点 半导体存储器的组成 芯片SRAM 6264 芯片EPROM 2764 SRAM、EPROM与CPU的连接,3.1 概述,一、基本概念,计算机的记忆部件,输入设备,程序 数据,存储器,CPU,提取 程序,输出设备,早期：磁性材料 现代：半导体集成电路芯片,二、存储器的性能指标,1、存储容量 存储器所能容纳的二进制信息的数量，以存储单元的总位数表示。如果计算机的存储器由多块存储器芯片组成，则存储容量即为各芯片存储容量之和。 存储容

2、量的常用单位还有字节(Byte)，千字节(KB)、兆字节(MB)、和吉字节(GB)。,1KB=210B=1024B 1MB=1024KB=1048576B=220B 1GB=1024MB=1048576KB=1073741824B=230B,存储总位数=地址寄存器编址数*存储字位数 (存储芯片容量=芯片的地址单元数*数据线位数),e.g.2:Intel 2114芯片容量为1024*4位/片 6264芯片容量为8192*8位/片 6116芯片容量为2K*8位/片,210*4位/片,213*8位/片,211*8位/片,e.g.1:一个16位字长的计算机，地址线为16位，则存储总位数(容量)？,21

3、6*16=64K*16位,e.g.3:一台8位微机的地址总线为16条，其RAM存储容量为32KB。首地址为4000H，且地址连续，问可用的最高地址是多少？,解：RAM存储容量为32KB =215*8位 8位数据线，RAM占15位地址线 若首地址为0000H, 范围：0000H7FFFH (215=7FFFH) 若首地址为4000H, 范围：4000H0BFFFH,从存储器接到读/写的命令到完成读/写操作所用的时间，也称为存储器存取时间。在纳秒(ns)到几十纳秒数量级。,存储器完成一次完整的存取操作所需的时间，即存储器进行两次独立的操作(读/写)所需的时间间隔，也称存储周期。 TM TA,2、存

4、取速度 影响计算机工作速度,(1) 读/写时间TA,(2) 读/写周期TM,(3) 存取速度BM,每秒从存储器读写信息的数量, 设W为存储器传送的数据宽度(位或字节), 则BM=W/TA, 单位为位/秒或字节/秒。,存储器,内存 CPU内存外存,外存 ：硬盘、光盘、磁盘,1、内存，也称主存(主存储器)，可以由CPU的地址线直接访问到的存储单元，以较快的速度进行读写操作，主要用来存放计算机当前运行所需的程序和数据。,2、外存，也称辅存(外存储器)，其工作速度较低，不能直接与CPU进行数据交换，只有先将程序和数据送入内存，才能被CPU处理。,三、存储器的分类,除采用磁、光原理的辅存外，其它存储器主

5、要都是采用半导体存储器 本章介绍采用半导体存储器及其组成主存的方法,一、半导体存储器的分类,半导体 存储器,只读存储器 （ROM）,随机存取存储器 （RAM）,静态RAM（SRAM） 动态RAM（DRAM） 集成RAM,掩膜式ROM 可编程ROM（PROM） 可擦除可编程ROM（EPROM） 电擦除可编程ROM（EEPROM）,3.2 半导体存储器的工作原理,1. RAM,特点：存放临时程序和数据，可读可写，速度快，但掉电后信息丢失。,(1) 静态RAM：集成度低，功耗大； (2) 动态RAM：集成度高, 需外加刷新电路(每隔2ms对高电平电容重新充电)； (3) 集成RAM：属于动态RAM，

6、刷新电路集成在芯片内，兼具静态、动态RAM特点。,2. ROM,特点：只能读取，不能随意改变，断电后，信息不会丢失，用于存储固定不变的程序和数据。,(1) 掩膜ROM：存储的信息在制造过程中产生，此后不可改变； (2) 可编程ROM(PROM)：信息由用户用特殊手段写入，一经写入不可改变； (3) 可擦除可编程ROM(EPROM)：信息由用户编程写入，并可将信息擦除重写； (4) 电擦除可编程ROM（E2PROM）：信息可多次写入，采用电擦除法(+5V)，能在应用系统中在线改写。（Flash Memory 属于E2PROM ）,二、半导体存储器的基本组成,1. 存储器的结构, 存储体 存储器芯

7、片的主要部分，用来存储信息 地址译码电路 根据输入的地址编码来选中芯片内某个特定的存储单元 片选和读写控制逻辑 选中存储芯片，控制读写操作,12条地址线A11A0, 8条数据线D7D0 存储容量：212*8bit=4096*8bit=4KB, 4K个单元 每个存储单元有相应地址，4KB容量的存储单元地址为000H0FFFH 工作过程： A11A0送来的地址存入地址寄存器，经地址译码器译码选中一个单元(eg. 001H:0000 0000 0001B)进行读写操作，I/O控制电路接收CPU的读写信号(CS*=0) 当WE*=1时，001H的数据送I/O7I/O0 WE*=0时，I/O7I/O0的

8、数据送001H, 存储体（存储矩阵）, 地址译码电路,单译码结构 双译码结构 双译码可简化芯片设计 主要采用的译码结构, 片选和读写控制逻辑,片选端CS*或CE* 有效时，可以对该芯片进行读写操作 输出OE*(OUT PUT ENABLE) 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 写WE*(write enable) 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线,2. 地址译码器原理,小容量存储器可以只有一个地址译码器。 单译码 大容量的存储器通常有行(X)、列(Y)两个地址译码。 双译码,译码器输入端接受存储器地址信号，输出行选或列选信号。地址译码器

9、根据不同的地址线选中相应的唯一的存储单元。,3. 输入/输出控制电路,采用三态缓冲器结构，地址译码时，先选中芯片，再选中芯片单元。,三、半导体存储器的读/写操作,1.CPU发出读存储器命令时，主存储器顺序完成：,CPU,地址寄存器,地址码,2.CPU发出写存储器命令时，主存储器顺序完成：,3.3 RAM的结构及其常用芯片,一、RAM的结构,基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵,二、常用RAM芯片,SRAM2114 存储容量为1K4 18个引脚： 10根地址线A9A0 4根数据线I/O4I/O1 片选CS* 读写WE*,SRAM6116

10、存储容量为2K8 24个引脚： 11根地址线A10A0 8根数据线I/O7I/O1 片选CE* 读写WE* 输出允许OE*,SRAM6264 存储容量为8K8 28个引脚： 13根地址线A12A0 8根数据线D7D0 片选CE1*、CE2 读写WE*、OE*,1. 掩膜ROM,3.4 ROM的结构及其常用芯片,一、ROM的结构,W0=A1*A0* W1=A1*A0 W2=A1A0* W3=A1A0,D3=W0+W2 D2=W1+W3 D1=W0+W2+W3 D0=W2+W3,e.g. 若A1A0=10时，W2=1， 则D3D2D1D0=1011,连有二极管的位存“1”，没有二极管存“0”。 每

11、位是否有二极管由厂家固定，用户无法修改。,2. EPROM（可擦除可编程ROM）,顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 一般使用专门的编程器（烧写器）进行编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息1 编程就是将某些单元写入信息0,二、常用EPROM芯片,EPROM2716 存储容量为2K8 24个引脚： 11根地址线A10A0 8根数据线O7O0 片选/编程CE*(编程时接50ms脉冲) 读写OE* 编程电压VPP(25V或21V),EPROM芯片2764 存储容量为8K8 28个引脚： 13根地址线A12A0 8根数据线O7O0 片选CE* 编

12、程PGM* 读写OE* 编程电压VPP,在读出时VPP接+5V，OE*、CE*接低电平，PGM*接高电平。在编程时，VPP接编程电源， CE*接低电平，OE*任意，PGM为50ms的负脉冲。编程电源电压按不同的公司及型号有25V，21V及12.5V几种,EPROM芯片27256,27256引脚图,3.5 存储器与CPU的连接,连接原则：按照三总线结构进行连接。,一、主存与CPU的连接,过程： 系统提出存储容量的要求 选择存储器芯片 与微机系统(地址总线: A19A0, 数据总线: D15D0, 控制总线: RD*, WR*, M/IO*)连接 对存储单元地址进行分配,二、存储容量的扩展(一片R

13、OM、RAM不够时),存储容量=2nm位=地址单元数*数据位数=字线*位线,可进行数据宽度、字节数的扩充，扩充时涉及地址线、数据线和控制线的连接。,1. 片选信号的产生方法,存储器芯片容量有限，存储器总容量需求很大，需要多个存储芯片组合才能满足存储容量的需求，对存储器的读/写需要片选信号。片选信号由高位地址线构成，产生方法有如下几种：线选法、全译码法、部分译码法、混合译码法。,(1) 线选法,直接用地址线作为片选信号，每条地址线选一个芯片，这种方法用在存储容量小，存储芯片也少的小系统中。,e.g. 存储容量为4KB，每个芯片1K（210）B，只要4个芯片，对应片内1KB的容量，只要10位就可完

14、成对存储单元的寻址。所以在20位地址线的系统(8086)中，可利用高10位地址线中的任意4位产生片选信号，比如选择A13A10，每条线连接一个芯片的片选端即可。,缺点: 整个存储器地址常常不连续； 同一个单元可对应不同的地址，从而形成地址重叠。,例如，上述例子中，A19A14这6条地址线没有用，所以当A19A14为任何组合时，如果A13A0的值不变，其实对应了同一个存储单元。,(2) 全译码法,所有的系统地址线均参与对存储单元的译码寻址 包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码） 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复

15、译码电路可能比较复杂、连线也较多,e.g. P.57 图3-14 2732的存储容量为：4K*8bit。连接到8086系统时，构成4K*16bit，需两片。,2732,2732,全译码方式下由8个2764芯片构成64KB的存储器,只有部分（高位）地址线参与对存储芯片的译码 每个存储单元将对应多个地址（地址重复），需要选取一个可用地址 可简化译码电路的设计 但系统的部分地址空间将被浪费,(3) 部分译码法,D0D7,A0,A12,WE,OE,CS1,CS2,A0,A12,MEMW,MEMR,D0D7,G1,G2A,G2B,C,B,A,&,&,A19,A14,A13,A17,A16,A15,+5V

16、,Y0,下图中A18不参与译码，故6264的地址范围为：,38000H39FFFH 78000H79FFFH,6264,部分译码示例,2. 数据宽度扩展（位扩展）,存储芯片的数据线有4位、8位，在与8086CPU的16位数据线相连时需要进行位数扩展。,e.g.1 两片2732与8086CPU的连接，4K*8bit扩展为4K*16bit EPROM8086CPU,e.g.2 两片6116与8086CPU的连接，2K*8bit扩展为2K*16bit RAM8086CPU,位扩展方法： 将每片的地址线、控制线并联，数据线分别引出。 位扩展特点： 存储器的单元数不变，位数增加。,3. 字节扩展（字扩展

17、）,e.g. 用8片8K*8的RAM构成64K*8的RAM,A19 A18 A17 A16 A15 A14 A13 A12A0 8K*8=64K 0 1 0 0 0 0 0 (40000 41FFF) 第一组 1 1 1 (4E000 4FFFF) 第八组,用8片8K*8的RAM芯片进行字扩展，将每个芯片的地址线A120、OE*、WE*分别连在一起，但片选信号CE*要分开，并由地址译码电路的不同输出端来提供。这样，在某一时刻，8片中有一片被选中，通过这种方法，用8片8K*8bit构成64K*8bit的RAM.,字扩展方法： 每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片

18、占据不同的地址范围。,存储芯片与CPU的配合,存储芯片与CPU总线的连接，还有两个很重要的问题： CPU的总线负载能力 CPU能否带动总线上包括存储器在内的连接器件 存储芯片与CPU总线时序的配合 CPU能否与存储器的存取速度相配合,例1. 用译码法连接容量为64K*8bit的存储器，若用8K*8bit的存储芯片，共需几片？共需几根地址线？其中几根作自选线？几根作片选线？,解：64K*8/(8K*8)=8(片) 共需8片 64K=26*210=216 共需16根地址线 8K=23*210=213 13根做字选线，选中存储器内存单元 16-13=3 3根做片选线，选择8片存储芯片,A19A18A17A16A15A14A13A12A0 0 1 0 0 0 0 0 0 0 Y0* 40000 第一片 1 1 41FFF 0 1 0 0 0 0 1 0 0 Y1* 42000 第二片 1 1 43FFF 0 1 0 0 0 0 0 0 0 Y7* 4E000 第八片 1 1 4FFFF,四.连接实例,例2. 若微机存储器由4个模块组成，每个模块的容量为256K*8bit，4个模块地址连续，最低位地址是00000H，则每个模块首尾地址是？,解：256K=28*210=218 18根地址线作字选线，2根作片选线,A19