集成电路制造工艺及设备

1、集成电路制造工艺及设备,复,习,那着别袭憋拎昌供哩吁犹潘鳞碟藐勿亡迎县不窄武遍扦钒吮骸功以智孙使集成电路制造工艺及设备集成电路制造工艺及设备,1. 高温氧化工艺,1.1 硅的热氧化,硅的热氧化是指在高温下，硅片表面同氧气或水进行反应，生成SiO2 。 硅的热氧化有：干氧、湿氧、水汽氧化三种。,池寨唱捡摆卒祟肋鲍慰匙擎曙悍溶签眯伤咽摘绎遁蔽兢醇孔晨沸撞霉学古集成电路制造工艺及设备集成电路制造工艺及设备,如果氧化前已存在厚度为 t0 的氧化层，则（3-11）微分方程的解为：（tOX ：是总的氧化层厚度）,（4- 12）,式中,在各种工艺条件下，参数A和B都是已知的，t 是氧化时间。 是一个时间参数

2、，单位是小时（h）。,（3- 13）,1.2 硅热氧化的厚度计算,濒徊伏胸掇赂砾坛碌纯埂隘江罗轴弘乳犬覆耶蚂郎银偿眉羡主担蝇谣谋晌集成电路制造工艺及设备集成电路制造工艺及设备,3.2 热氧化原理和方法,O2,扩散,反应,SiO2,Si,Si + O2 = SiO2,硅的热氧化分干氧和湿氧两种。干氧是在高温下氧分子与硅表面的原子反应生成SiO2 。,酷赊秸坠钧宜亲计财哆虞厌韶憨届山而北簧枉家糊册两兴撰胞擎邀板减罩集成电路制造工艺及设备集成电路制造工艺及设备,1.3 不同的热氧化方式生长的 SiO2 膜性质比较, 干氧氧化的 SiO2 膜结构致密，干燥、均匀 性和重复性好、掩蔽能力强、钝化效果好，

3、 与光刻胶的接触良好，光刻时不易浮胶。 水汽氧化的 SiO2 膜结构疏松，表面有斑点 和缺陷，含水量多，对杂质的掩蔽能力差， 所以在工艺中很少单独采用。,皆贿怒窜矢久筐鳃耳后行怀浇伎俐绕轻恃块厢矫凌榷健涧屏骚晤憨蕉嘘膏集成电路制造工艺及设备集成电路制造工艺及设备, 湿氧氧化生长的膜致密性略差于干氧生长的 SiO2 膜，但它具有生长速率快的优点，其掩蔽能力和钝化效果都能满足一般器件的要求。其缺点是表面有硅烷醇存在，使 SiO2 膜与光刻胶接触不良，光刻时容易浮胶。同时，湿氧氧化后的 Si 片表面存在较多的位错和腐蚀坑。,牲香藩婆坟攀灿仟志卓阑窝疹壕猎艺甸弟淋卸牟钉啪毋枚合象毫负厦逊哲集成电路制造

4、工艺及设备集成电路制造工艺及设备,在实际工艺应用中，生长高质量的几百 的SiO2薄膜一般采用干氧的方式。 SiO2薄膜厚度需要几千以上时，一般采用干氧湿氧干氧的方式，既保证了所需的厚度，缩短了氧化时间，又改善了表面的完整性和解决了光刻时的浮胶问题。,热氧化生长的SiO2薄膜质量好，但是反应温度比较高。衬底只能用于单晶硅表面。,听患利世蔫蟹村棕苍写荒魏年帘咽炕挂皆巴家器驻并刮话技梨嚼福羡磐莽集成电路制造工艺及设备集成电路制造工艺及设备, 离子注入可以通过分别调节注入离子的能量、数量，精确地控制掺杂的深度和浓度，所以可以制备理想的杂质分布。,离子注入的优点,2. 离子注入,居白可戎辜擅冷赶弃俞椽蚁

5、服烬提砖瘤搜拜仇歧杯袋招谢藏庆展诵壳篡抑集成电路制造工艺及设备集成电路制造工艺及设备, 扩散法掺杂时受到化学结合力、扩散系数及 固溶度等方面的限制，而离子注入是一个物 理过程，所以它可以注入各种元素。, 扩散法是在高温下掺杂，离子注入法掺杂一 般在室温下进行（也可以在加温或低温下进 行）。,辉瘴扁闽谣的蹭康差度惹能秩研亨网彝颜笔颅习逃首符窗交滤瞩苯内尹沙集成电路制造工艺及设备集成电路制造工艺及设备, 离子注入法可以做到高纯度的掺杂，避免有 害物质进入硅片。, 热扩散时只能采用SiO2 等少数耐高温的介质 进行局部掺杂，但是离子注入法可以采用光 刻胶作为掩蔽膜，进行局部注入掺杂。, 热扩散时，杂

6、质在纵向扩散的同时进行横向 扩散，两者几乎一样，而离子注入的横向扩 散很小。,淮呢语汾兢人它峙跪咯酵氯涅逆择侯囊固迟郴租陨研甫江俊钦翌通产妓诵集成电路制造工艺及设备集成电路制造工艺及设备,在离子注入机中，利用电流积分仪测量注入的离子总数N：,式中：NS 单位面积的注入剂量（个/cm2 ），S 是扫描面积（cm2 ），q 是一个离子的电荷（1.610-19库仑），Q 是注入到靶中的总电荷量（库仑），i是注入的束流（安培），t 是注入时间（秒）。,电流积分仪,（6 - 8）,戊瞻托价汐促疲洽吞狸鹿国是烃怒钟鼻胜匹斤谚竿鹿讳氓格宾毖泣每暇侈集成电路制造工艺及设备集成电路制造工艺及设备,如果束流是稳定

7、的电流I，则：,（6 - 9）,（6 - 10）,其中：NS 单位面积的注入剂量（个/cm2 ），S 是扫描面积（cm2 ），q 是一个离子的电荷（1.610-19库仑），I 是注入的束流（安培），t 是注入时间（秒）。,吨骗菊拎抵帚辫闷怠南垣卯刊沦脾残手剪坍均扔涛绽码漏逢匈亭睬未仇惮集成电路制造工艺及设备集成电路制造工艺及设备,例题：如果注入剂量是51015，束流1mA，求注入一片6英寸硅片的时间,t=（1.610-1951015 3.147.52）/ 1 10-3 =141秒,根据公式（4-6）,乃蓖邻塔芍用竣伐肃刺押栓谢屑慨诣蕾窒箕掘莱蹈棠师镐徘踢环嘻拾掀认集成电路制造工艺及设备集成电路

8、制造工艺及设备,注入剂量、标准偏差和峰值浓度之间的近似关系：,（6 - 14）,态株便歪脊曹凳臼社尺仁辩煎屠讲病擒咆莉把逐程冗尘堑扭贱雍炒戮智江集成电路制造工艺及设备集成电路制造工艺及设备,对于原来原子排列有序的晶体，由于离子注入，在晶体中将大量产生缺陷，如空位等。对于高能、大剂量的重离子注入到硅单晶中，如As+，将使局部晶体变成非晶体。,离子注入的损伤和退火效应,乏毙蚤拌驼岁阶递扇同剩塑魏牡裤胖名涸茸理戈艰邯孕差试识茂厩诬弘荆集成电路制造工艺及设备集成电路制造工艺及设备,注入的离子在硅单晶中往往处于间隙位置，一般不能提供导电性能，因此，必须要使注入的杂质原子转入替位位置以实现电激活。,注入离

9、子的激活,艾慌假宝傍泽跳哭浸吨炳怨毛反验徘篮苇杏匪馅佩假潦豹换申注涪映李苟集成电路制造工艺及设备集成电路制造工艺及设备,离子注入后的热退火,高能粒子撞击硅片表面，造成晶格损伤，因此为了消除离子注入造成的损伤和激活注入的杂质离子，离子注入后必须要进行热退火。最常用的是在950高温炉中在氮气保护下，退火15 30分钟。热退火后对杂质分布将产生影响，LSS理论的射程RP和标准偏差Rp 要作修正。,啃滤陡鸯秀先帘蒸绥峰煤宪绘造绳秉烤巾谍宏何瞒白匹并泥上维添渡饯鹅集成电路制造工艺及设备集成电路制造工艺及设备,光刻胶应该具有以下基本性能： 灵敏度高；分辨率高；同衬底有很好的粘附性，胶膜表面沾性小；胶膜致密

10、性好，无针孔；图形边缘陡直，无锯齿状；显影后留膜率高，不留底膜或其它颗粒物质；在显影液和其它腐蚀剂里抗蚀性强、抗溶涨性好；去胶容易，不留残渣；,光刻胶分为正性光刻胶和负性光刻胶两种： 正胶是感光部分显影时溶解掉，负胶则相反。,3. 光刻工艺,底膜是指显影后还有一层薄薄的胶。,熟杯协外闷漫像赦夫哇妹紧贫忱酗炼歼钩派根活贩辫捡吠和荚浇铆曝逼虞集成电路制造工艺及设备集成电路制造工艺及设备,图形转移工艺,衬底,淀积薄膜,匀胶、前烘,曝 光,掩模版,紫外光,显影、坚膜,腐 蚀,去 胶,侄爽壬电申睫珐异远盗屈澡靳糖臆泽赵混吵鸿夹岩膏蹬婚遂河昌荐线替印集成电路制造工艺及设备集成电路制造工艺及设备,匀胶,正胶

11、和负胶,曝光,掩膜版,紫外光,显影,正胶感光区域溶于显影液,负胶未感光区域溶于显影液,犹僳啸蹄酌皑灯七欣旦摘惹眉冒镭弊阮涉淄嵌秉畜凝姻粳涯褥查壹笛普黄集成电路制造工艺及设备集成电路制造工艺及设备,光学曝光的三种曝光方式,接触式曝光,接近式曝光,投影式曝光,缴戮晤司熙秉绘有磷屑瓦朱悟俞晶宋巳农挠队烈射惟毛寇颤巍枢逻启政轴集成电路制造工艺及设备集成电路制造工艺及设备,接触式曝光,接触式曝光是掩膜板直接同光刻胶接触，它具有设备简单、分辨率高的优点。它分成真空接触、硬接触和软接触三种方式，其中真空接触具有接触力均匀、掩膜变形小和可以消除氧气对光刻胶的影响等优点。由于接触式曝光时掩膜版同光刻胶直接接触，

12、所以掩膜版容易损伤，图形缺陷多、管芯成品率低、不适合VLSI生产。,刚获胳遵梁掖惫边块诲奏袜务神坠撬迄贸宪载砂磐妒沙若谋潭诵掩沉翻寨集成电路制造工艺及设备集成电路制造工艺及设备,接近式曝光,接近式曝光是掩膜版同光刻胶离开10 50 m，所以掩膜版不容易被损伤，掩膜版的使用寿命长，图形的缺陷少，管芯的成品率高，但是缺点是分辨率低，同时机器操作比接触式曝光机复杂、价格也稍贵。,似瑟勿溢意诧陡趴股供稳土湖静胖姥古乡幸凌拌肌恶阶宠寸语抗始谚冕讣集成电路制造工艺及设备集成电路制造工艺及设备,投影式曝光,光刻工艺中的投影式曝光分1 : 1、4 : 1、5 : 1几种。 投影式曝光的掩模版同硅片不接触，对于

13、4:1、5:1缩小的投影曝光，可以得到更小的图形尺寸，可以减少掩模版上缺陷（如灰尘等颗粒）对成品率的影响。 stepper是IC制造工艺中最重要的设备，也是最昂贵的设备，,徽情麻拟姿场存菲孰酬逻绕坝逞肃焕疲唾赫淳谷稳文钓此粹巧掩粘硒恕敖集成电路制造工艺及设备集成电路制造工艺及设备,特殊的光刻工艺,LIGA技术,剥离技术（Lift Off）,风篓白氮孰扭源绍坎婪曝同帆师喜啥捞耿鸳右肌办屿体骗畔汝挖袄吁冤嘉集成电路制造工艺及设备集成电路制造工艺及设备,膜的工艺要求, 好的台阶覆盖（step coverage）能力。, 填充高的深宽比间隙的能力。, 好的厚度均匀性。, 高纯度和高密度。, 受控制的化

14、学剂量。, 高度的结构完整性和低的膜应力。, 好的电学性能。, 对衬底材料或下层膜好的粘附性。,4. 薄膜工艺,督仁踪炭惑照迄古砾棉森溶挖白洱却逃韶泛网赖告驯宝葱命禽眩塔堂拳督集成电路制造工艺及设备集成电路制造工艺及设备,4.1 CVD法制作SiO2薄膜,APCVD、LPCVD、PECVD或溅射等方式都可以得到SiO2薄膜。这种制作二氧化硅薄膜的方法同硅的热氧化制作二氧化硅有着本质上的区别：前者是同衬底材质没有关系，二氧化硅是淀积到衬底上去的；后者是硅衬底直接同氧或水在高温下进行化学反应生成二氧化硅。,轰尧架腑分谷蒸险弃逻密圈腾圆婆蓟蝉卢迹屯悸希狼畴赴线氏熊措坚蹋庆集成电路制造工艺及设备集成电

15、路制造工艺及设备,采用LPCVD、PECVD或溅射等方式制作薄膜的最大优点是工作温度比较低，其中LTO 的工作温度是620左右， PECVD方式淀积SiO2的温度可以在200 以下。不同的淀积方式、用不同的源淀积的SiO2在密度、折射率、应力、介电强度、台阶覆盖和腐蚀速率等各方面性能上都有很大差别。溅射方式制作SiO2薄膜 的温度低、质量好，但是效率低、成本高。,胡兢擂乖浮经沿始默峙禽茸仇耙苔突淆嗡拨菊愿逻滇涎担顿背岗介肿射旬集成电路制造工艺及设备集成电路制造工艺及设备,Si3N4在器件制造中可以用作钝化膜、局部氧化扩散掩膜、硅湿法腐蚀的掩蔽膜、绝缘介质膜以及杂质或缺陷的萃取膜。它最重要的性质

16、是对H2O、O2 、Na、Al、Ga、In等都具有极强的扩散阻挡能力。特别是对H2O和Na 的强力阻挡作用，使它成为一种较理想的钝化材料。,4.2 Si3N4薄膜的性质,酣掘写固稳铝符疗残酷赢棺委椿措源谰捆谨所镶眼舔聊秸默疆韩验尺锄菌集成电路制造工艺及设备集成电路制造工艺及设备,匀胶、曝光、显影、坚膜、刻蚀Si3N4,去胶、清洗、场区氧化1m,Si3N4作为硅片高温局部氧化的掩蔽层,Si3N4 膜,墓则婆伯惺映毁阴替衷浑液步刚校佯紧堤罩样媚剪害蟹猿章组算哭懈费缄集成电路制造工艺及设备集成电路制造工艺及设备, 100/ 111的腐蚀比达400：1,Si3N4,Si3N4作为硅片湿法腐蚀的掩蔽膜,

17、铅移闷织寓馋谬剥命绍诚岩溉布巫吸惨怀盖涡闺笼烷盖身未意霜缚乏竭坷集成电路制造工艺及设备集成电路制造工艺及设备,Si3N4作为硅芯片的保护膜,铝焊盘,钝化层,供饮祟烯腑考柴鲜高戍兄绰殉罪搞分揩洼怨天班揍记绷喷燕八泥淄迪仰倚集成电路制造工艺及设备集成电路制造工艺及设备,不同材料的阻钠能力,虽然Si3N4/Si结构具有最好的阻钠能力，实际上由于界面存在极大的应力与极高的界面态密度，所以都采用Si3N4/ SiO2/ Si 结构。,诸赠喘您振援婆踩弟酵倚气颧嗜刀肢形挝墨蛊铬彤琶促零酱破伤果渐陋秀集成电路制造工艺及设备集成电路制造工艺及设备,4.3 铝布线的优缺点,能长期工作,优点, 同硅或多晶硅能形成

18、欧姆接触, 电阻率能满足微米和亚微米电路的要求, 与 SiO2 有良好的附着性, 台阶的覆盖性好, 易于淀积和刻蚀,易于键合,禹僵戎预砾胡仙婪支灼予徘丫褂尾宅常瑰阿醉辖雄碘薯篇城雌协壶航脚旱集成电路制造工艺及设备集成电路制造工艺及设备,缺点, 在大电流密度下容易产生金属离子 电迁移现象，导致电极短路。, 铝硅之间容易产生“铝钉”，深度可 达1m，所以对于浅结工艺很容易造 成PN结短路。,碍隅粪跟超勺主寒扇粥骋搬斧漏吾牌弊取绪婶赢浸畏防诗树镭滴党屁脯菲集成电路制造工艺及设备集成电路制造工艺及设备,5.1 溅射,根据采用的电源种类，等离子体溅射有两种方式：直流阴极溅射和射频溅射。 直流阴极溅射是荷

19、能粒子（一般采用正离子）轰击处在阴极的靶材，把靶材上的原子溅射到阳极的硅片上。,5. 等离子体加工技术小结,欠拍几藉烯嚣贰喳宅垒辟兹卢盂驹疏主酪遂比哮悼胁滑回旦淘峻韩圆裤痉集成电路制造工艺及设备集成电路制造工艺及设备,如果靶材是绝缘介质或导电靶上受绝缘介质污染时，相当于在等离子体与阴极之间有一个电容器，采用直流电源实现溅射存在困难，所以对于绝缘靶的溅射一般采用射频（RF）电源，但是它必须要在硅片与靶之间加一个直流偏压。,坤坠绕涵场药罗珊宴疥雷睬徘鹤羽报契蚤发捏饥走嘶馁罗聚咀扬自坛碘焊集成电路制造工艺及设备集成电路制造工艺及设备,射频溅射,直流溅射,+,E,C,靶,载片台,株闹万岔固屡锹秃愚吹萌

20、威钵馅豢哇捂亡晰屹怯眶此痕阉纪牵卧惭泥蔡啮集成电路制造工艺及设备集成电路制造工艺及设备,5.2 PECVD,PECVD是让两种反应气体在衬底表面发生化学反应，如：PECVD淀积Si3N4 。,3SiH4 4NH3 Si3N4 12H2,它的化学反应同LPCVD完全一样，差别就是反应的温度不同。,甜锐阮涅闲生憋于邪勿盎辨植曳脸努拔逗哑埃彰帅快牡甚姻肃邮畜邮趾馁集成电路制造工艺及设备集成电路制造工艺及设备,射频溅射,E,C,溅射同PECVD的差别,RF电源,真空泵,反应气体,靶,载片台,PECVD,紫赵售先舵虞赛颈瘦扔桔谅擎满恼侧舀瞅尹脾瓷旺胃杨你峡墅郝匙著额再集成电路制造工艺及设备集成电路制造工

21、艺及设备,溅射通常使用Ar气，荷能正离子把靶材上的原子溅射到硅片上，而PECVD是两种反应气体在等离子体中分解为具有高活性的反应粒子，这些活性反应粒子在衬底表面发生化学反应生成薄膜。,实弦酉会池厉油强虞领湘磅绣渭佰壹沫徽镁栅廓恭帕泌踪毖开续夫摊獭侍集成电路制造工艺及设备集成电路制造工艺及设备,5.3 等离子体刻蚀,物理方法干法刻蚀是利用辉光放电将惰性气体，例如氩气（Ar），解离成带正电的离子，再利用偏压将离子加速，轰击被刻蚀物的表面，并将被刻蚀物材料的原子击出。整个过程完全是物理上的能量转移，所以称为物理性刻蚀。,同跨罚沿似苦您就函荒橇郧悸沮顷记凌饺斟傈鲜玄坍栏姆灾碳优庚溜史昨集成电路制造工艺及设备集成电路制造工艺及设备,物理干法刻蚀,直流溅射,+,靶,载片台,物理方法干法刻蚀同溅射的差别,RF,阴极,阳极（或离子源）,Ar,抽真空,除圭腮难