微型计算机接口技术

1、微型计算机接口技术名词解释：1-1.微处理器：指由一片或几片大规模集成电路芯片组成的中央处理器。1-2.微型计算机：指易以微处理器为基础，配以内存储器以及输入/输出接口电路和相应的辅助电路而构成的裸机。1-3.微型计算机系统：由微型计算机配以相应的外围设备和其他专用电器、电源、面板、机架以及足够的软件而构成的系统。1-4.单片机：即单片微型计算机(Single Chip Microcomputer),微型控制器(Microcontroller),嵌入式计算机(Embedded computer)。把构成一个微型计算机的一些功能部件集成在一块芯片之中的计算机,这些功能部件包括微处理器,RAM,R

2、OM,I/O接口电路,定时器/计数器，模数转换器,数模转换器。体积小，功耗低。用于智能化仪表和控制领域。1-5.单板机：将微处理器,RAM,ROM以及一些I/O接口电路加上相应的外设以及监控程序固件等安装在一块印刷电路板上所构成的计算机系统。1-6.个人计算机：由微处理器芯片装成的便于搬动而且不需要维护的计算机系统。1-7.芯片组：由少量几片超大规模集成电路(VLSI)芯片组合称为控制芯片组，简称芯片组。1-8.总线：由数据总线地址总线控制总线组成。1-9.数据总线：从微处理器向内存储器I/O接口传送数据的通路，同时也是从内存储器I/O接口向微处理器传送数据的通路，称为双向总线。1-10.地址

3、总线：微处理器向内存储器和I/O接口传送地址信息的通路，单向总线，只能从微处理器向外传送。1-11.控制总线：微处理器向内存储器和I/O接口传送命令信号以及外界向微处理器传送状态信号等信息的通路。1-12.片总线：元件级总线，是微处理器内部引出的总线，是用构成一个部件或是一个很小的系统时信息传输的通路。1-13.内总线：又称系统总线，板级总线，也就是微机总线，用于微机系统中插件之间信息传输的通路，应用最多。1-14.外总线：通信总线，是微机之间或是微机系统与其他系统之间信息传输的通路。1-15.总线接口部件BIU(Bus Interface Unit)：由段存储器、指令指针地址形成逻辑、总线控

4、制逻辑、指令队列等。BIU负责从内存指定区域取出指令送到指令队列中排队。执行指令时所需要的操作数也由BIU从相应的内存区域取出，传送给执行部件EU。指令执行的结果如果需要存入内存，也由BIU写入相应的内存区域。BIU同外部总线连接为EU完成所有的总线操作，形成20位内存物理地址。1-16.执行部件EU(Execution Unit):由通用寄存器、标志寄存器、算术逻辑部件(ALU)和EU控制系统等组成。EU从BIU的指令队列中获得指令，完成指令所规定的操作。EU用来对寄存器内容和指令操作数进行算术和逻辑运算，以及进行内存有效地址的计算。EU负责全部指令的执行，向BIU提供数据和所需要访问的内存

5、或I/O端口的地址，并对通用寄存器、标志寄存器和指令操作数进行管理。1-17.指令指针IP：一个16位专用寄存器，它指向当前需要取出的指令字节，当BIU从内存中取出一个指令字节后，IP就自动加一，指向下一个指令字节。IP指向的是指令地址的段内地址偏移量，又称偏移地址或有效地址。1-18.最小方式:8086微处理器的种工作方式，在该方式下，由8086提供系统所需要的全部控制 信号，用以构成一个单处理器系统。此时MNMX*线接VCC(高电平)。1-19.最大方式:8086微处理器的另一种工作方式，在该方式下，系统的总线控制信号由专用的总 线控制器8288提供，构成一个多处理机或协处理机系统。此时M

6、NMX*线接地。1-20.指令周期:执行一条指令所需要的时间称为指令周期包括取指令、译码和执行等操作所需的时间。1-21.总线周期:CPU通过总线操作完成同内存储器或I/O接口之间一次数据传送所需要的叫间.1-22.时钟周期:CPUJ时钟脉冲的重复周期称为时钟周期，时钟周期是CPU的时间基准.1-23.等待周期:在CPU对内存或外设接口进行读写操作时，当被选中进行数据读写的内存或外设 接口无法在3个T(时钟周期)内完成数据读写时，就由该内存或外设接口发出一个请求延 长总线周期的信号，CPU在接收到该请求情号后，就在T3与T4之间插入个时钟周期 一称为等待周期Tw，在Tw期间，总线信号保持不变。

7、1-24.指令的寻址方式:所谓指令的寻址方式是指“指令中操作数的表示形式”，操作数用一个数据直接给出的称为“立即寻址”，例如MOV AL,80H中的80H。操作数是一个寄存器的符号，例如上条指令中的AL，称为寄存器寻址。操作数是一个内存地址，则称为“存储器寻址”，存储器寻址中，根据内存地址给出的方式又分为直接寻址、寄存器间接寻址、基址 寻址和变址寻址等。1-25.MMX:MMXMulti Media Extension，多媒体扩展。这是为提高PC机处理多媒体信息和增强通信能力而推出的新一代处理器技术，通过增加4种新的数据类型，8个64位寄存 器和57条新指令来实现的。1-26.SEC:Sing

8、le Edge Contact，单边接触。这是Pmntiium II微处理器所采用的新的封 装技术。先将芯片固定在基板上，然后用塑料和金属将其完全封装起来，形成一个SEC插 盒封装的处理器，这一SEC插盒通过Slot1插槽同主板相连。1-27.SSE:Streaming SIMD Extensions，数据流单指令多数据扩展技术。采用SSE技 术的指令集称为SSE指令集， Pentium III微处理器增加了70条SSE指令，使Pentium III微处理器在音频、视频和3D图形领域的处理能力大为增强。1-28.乱序执行:指不完全按程序规定的指令顺序依次执行，它同推测执行结合，使指令流能最有效

9、 地利用内部资源。这是Pentium Pro微处理器为进一步提高性能而采用的新技术。1-29.推测执行:是指遇到转移指令时，不等结果出来便先推测可能往哪里转移而提前执行。 由于推测不一定全对，带有一定的风险，又称为风险执行。 1-30.RAM：随机存储器分为SRAM和DRAM （关机后信息会消失） SRAM：（静态存储器）不许刷新电路，特点是功耗大，容量小，存取速度快。 DRAM：（动态存储器）要刷新电路，特点是功耗低，容量大，存取速度慢。1-31.ROM：可分为：PROM：（可编程的ROM）、EPROM：（可擦出可编程的ROM）、E2PROM：（点可擦出可编程ROM）。1-32.闪速存储器（

10、Flash Memory）又称快擦型存储器，特点是结构简单电可擦出，功耗低，集成度高，体积小，可靠性高，无需后备电池，可重复改写，重复使用性好等。1-33.全译码：高位片内地址线全部参加译码，此时存储器里任意单元都有唯一确定的地址。1-34.部分译码：高位片内地址线只有部分参加译码，此时会出现一个单元有多个地址。1-35.线选法：从cpu直接引出地址线与芯片相连，进行译码，此时会出现一个地址多个单元。1-36.独立编址：让存储器和I/O端口在两个独立的地址空间中，I/O端口的读写操作由硬件信号IOR和IOW来实现，访问I/O端口用专用的指令in和out。1-37.统一编址：让存储器和I/O端口

11、共用统一的地址空间；一旦端口分配给I/O之后，存储器就不能再占用这一部分的空间。1-38.可屏蔽中断：cpu内部能够屏蔽的中断就是可屏蔽中断。1-39.不可屏蔽中断：cpu内部不能够屏蔽的中断就是不可屏蔽中断。1-40.存储器芯片的存储容量：指存储器芯片可以容纳的二进制信息量，以存储器地址寄存器的编址数与存储字位 数的乘积表示，例如6116芯片的存储器芯片的存储容量为2K 8位，表示其地址线为12 条，存储字位数为8位。1-41.存储器芯片的存取时间：定义为从启动一次存储器操作，到完成该操作所需要的时间。1-42.对准好”的字：在8086系统中要访问的16值字的低8位字节存放在偶存储体中，称为

12、 “对准好”的字，对于对准好的字，8086 CPU只要一个总线周期就能完成对该字的访问。1-43.奇偶分体：8086系统中1M字节的存储器地址空间实际上分成两个512K字节的存储体 “偶存储体”和“奇存储体”，偶存储体同8086的低8位数据总线D0D7相连，奇存储体同 8086的高8位数据线D8D15相连，地址总线的A1A19同两个存储体中的地址线A0A18 相连，最低位地址线A0和“总线高允许”BHE*用来分别选择偶存储体和奇存储体。这种连 接方法称为“奇偶分体”。1-44.I/O接口：把微处理器同外围设备(外设) 连接起来实现数据传送的控制电路，又称为外设接口”。各种IO卡都是I/O接口，

13、如“打印卡”、“显卡”和“声 ”等。1-45.I/O端口：I/O接口同外设之间传送三种信息一数据信息、控制信息和状态信息，这三种信息实际上是CPU通过接口同外设之间传送的信息，因此，在接口中必须有存放并传送这三种信息的 寄存器。这些可以由CPU用IN和OUT指令来读写的寄存器称为“I/O端口”。 1-46.周期挪用：指利用CPU不访问存储器的那些周期来实现DMA操作，DMAC可以使用总线而不用通知CPU，也不会妨碍CPU的工作。周期挪用并不减慢CPU的操作，但可能需要复杂的时序电路，而且数据传送过程是不连续的和不规则的。 1-47.中断向量：指中断服务程序的入口地址。入口地址由两部分组成，即中

14、断服务程序第一条指令第一个字节的“段基值”和“偏移量” ，是两个16位的逻辑地址，所以将入口地址称为“向量”。1-48.正常EOI方式： 这是8259A三种中断结束方式中的一种，属于EOI命令方式：EOI命令方式是指当中断服务程序结束之前向8259A发出EOI命令，将正在执行的中断服务寄存器ISR中的对应位清零；正常EOI方式采用普通EOI命令将ISR中所有已置位的位中优先级最高的位清零。它适用于完全嵌套方式的中断结束。 1-49.自动EOI方式：8259A的三种中断结束方式中的一种。这种EOI方式在第2个INTA*响应信号的后沿(上升沿)时，由8259A自动清除ISR中己置位的中断优先级最高

15、的位，不必在中断服务程序结束前由CPU向8259A发出EOI命令。1-50.持殊EOI方式：这也是8259A的三种中断结束方式中的种，也属于EOI命令方式。持殊EOI方 式是采用持殊EOI命令在中断服务程序结束前向8259A发出结束命令，用来清除正在服务 的中断服务寄存器中的相应位(此时正在服务的中断优先级不一定是已置位中的最高位)、 特殊EOI命令中带有用于指定ISR中相应位清零的三位编码信息。特殊EOI命令可以作为任何优先级管理方式的中断结束命令。1-51.溢出中断：8086内部中断中的一种；当程序中遇到INTO指令，而且当前的溢出标志OF=1时， 产生的中断为溢出中断。产生溢出中断时，I

16、NTO指令和OF=1两个条件必须同时满足。1-52.可编程I/O接口电路芯片：指用户可通过编制相应的程序段，是一块通用的I/O接口电路能按不同的工作方式完成不同的功能的接口任务。1-53.多通道：指一个接口芯片一面与CPU连接，另一面可接几个外设。1-54.多功能：指一个接口芯片实现多种接口功能，实现不同的电路工作状态。1-55.编程控制：通过计算机的指令来选择不同的通道和不同的电路功能。1-56.STB/RDY:STB:联络信号;RDY：就绪信号。1-57.片选：片选信号以CE*(或CE)表示，只有当该信号有效时才能使接口芯片进入电路工作状态，以实现数据的输入输出。片选端通常同1O地址译码器

17、的输出端相连。因此，片选是由指定的I/O地址选中接口芯片以使其进入电路工作状态的过程。1-58.可编程：通过编制相应的程序段，用软件来选择IO接口芯片按不同的工作方式完成不同的接口任务；也可在工作过程中用软件对IO接口芯片进行实时、动态操作，改变工作方式，发送操作命令、读取接口芯片的内部状态等。1-59.联络信号：并行接口通常要为每个数据端口提供两条控制线，一条是接口送往外设的控制线， 另一条是外设送给接口的状态线，这一对信号线的有序配合，使CPU通过接口能实现同外 设之间正确的数据传送。这一对保证数据同步传输的信号线称为“联络信号”或“握手信 号”。1-60.INTE：8255A用于中断传送

18、时的中断允许信号，是一个无外部引出端的位于8255A内部 的中断允许触发器的状态位。通过软件对8255A中PCi的位操作来设定INTE是“0”还是 “1”，以确定相应数据口能否用于中断传输，INTE=“1”，允许中断，INTE“0”，禁止中断。 1-61.OBF*：输出缓冲器满，8255A工作于方式1输出时发出的数据选通信号。OBF*“0”(有效电平)时，表示CPU已将数据送到8255A的PA 口或PB口，并被锁存在相应端口上。当外 设向8255A返回响应信号ACK*时，OBF*被置为“1”(无效)。 1-62.IBF：输入缓冲器满，8255A 工作于方式1输入时由8255A给外设的回答信号，

19、表示外设输入的数据已写入输入缓冲器，通知外设暂不送新数。IBF内外设给8255A的选通信号 STB*变低后置为“1”(有效)，由CPU的读信号RD*清为“0”。1-63.STB*：选通信号。8255A工作于方式1输入时，外设给8255A的选通信号。STB*有效时，把输入数据锁存入相应的数据口(PA口或PB 口)。 1-64.ACK*：应答信号。8255A工作于方式1输出时，外设给8255A的响应信号。ACK*有效时， 表示外设已从8255A的相应端口接收到CPU输出的数据。1-65.串行通信：计算机与计算机之间，以及计算机与外围设备之间进行信息交换的一种 方式，数据的各位按时间顺序依次通过一条

20、传输线传送。1-66.异步通信：一种方式，以字符为单位传送信息，字符与字符之间不一定连续传送， 采用每个字符加规定的起始位以标识字符开始。“位”与“位”之间是同步的，“字符”与 “字符”之间是“异步”的。1-67.波特串：衡量串行通信时数据传送速度的重要标志。定义为单位时间内传送二进制数据的位 数，以位/秒(bps)为单位。1bps称为1波特。1-68.RS232C：一种应用于串行二进制交换的数据通信设备和数据终端设备之间的标准接口。也是 一种串行通信总线标准，用于微型计算机与CRT显示终端、鼠标器等串行外设之间的连接。1-68.波特率：指单位时间内传送二进制数据的位数，以位/秒为单位，它是衡

21、量串行数据传送速度快慢的重要标志和参数。1-69.Modem：即调制解调器，是计算机远程通信的一种辅助设备，分三类调幅、调频、调相知识点：2-1.计算机硬件组成：运算器，控制器，存储器，输入设备，输出设备。存储器又分为内存储器和外存储器。外存储器和输入设备以及输出设备称为外围设备，运算器和控制器合成为中央处理器。2-2.芯片组的功能：决定了CPU的类型，决定了内存条的类型，提供USB接口的数目以及IEEE1394接口的数目，决定了存储器总线的最大频率，决定了PCI总线的类型，对称多处理能力，对内置PCI和EIDE控制的支持。2-3.微处理器执行程序的步骤：从内存储器中取出一条指令，分析指令操作

22、码；读出操作数；执行指令；将结果写入内存储器。2-4.8088与8086的区别：Intel8088微处理器内部采用16位结构，实质上与8086基本上是相同的，其内部功能部件EU与8086一样，而BIU略有区别。第一，8086的指令队列是六字节长，而8088的指令队列为4字节;第二，8086是真正的16位机，同BIU相连的8086总线中数据总线是16位总线，而8088是准16位机，同BIU相连的8088总线中数据总线为8位总线。2-5.8086寄存器结构：14个16位寄存器分为通用寄存器、指令指针、标志寄存器和段寄存器四类：AX(Accumulator):累加器,BX(Base):基址寄存器,C

23、X(Count):计数寄存器,DX(Data):数据寄存器;SP(Stack Pointer):堆栈指针寄存器,BP(Base Pointer):基址指针寄存器,SI(Source Index):源变址寄存器,DI(Destination Index):目的变址寄存器,CS(Code Segment):代码段寄存器,DS(Data Segment):数据段寄存器,SS(Stack Segment):堆栈段寄存器,ES(Extra Segment):附加段寄存器;IP(Instruction Pointer):指令指针,FR(Flag Register):标志寄存器。2-6.通用寄存器包括哪些寄

24、存器：a.数据寄存器，数据寄存器有4个，包括累加器AX，基址寄存器BX，计数寄存器CX，和数据寄存器DX。4个寄存器每个16位寄存器可分为高8位和低8位。b.指针寄存器和变址寄存器：堆栈指针寄存器SP，基址指针寄存器BP，源变址寄存器SI，目的变址寄存器DI。这4个16位寄存器只能按16位进行存取操作，主要用来形成操作数的地址，用于堆栈操作和变址运算中计算操作数的有效地址。其中SP和BP用于堆栈操作，SP用于确定欲读写堆栈的地址，BP用来存放在现行堆栈段的一个基地址。SI和DI用于变址操作，存放变址地址。这4个寄存器也可用于数据寄存器。2-7.标志寄存器FR：16位FR中已定义的由9位，其中6

25、位是状态位，3位是控制位。A.状态位,1进位标志CF:反映算术运算后，最高位(字节操作为D7位,字操作为D15位)出现进位或借位的情况，有则为1。CF用于加减法运算，移位和环移指令等也会改变CF值。2奇偶校验标志PF:反映操作结果中1的个数，若为为偶数PF置1，主要在数据通信中用来检查传送有无出错。只考虑低8位。3辅助进位标志AF:反映一个8位量(或16位量的低位字节)的低四位向高位有无进位借位的情况，由则置1，AF用于BCD码算术运算指令。4零标志ZF:反映运算结果是否为零的情况，结果为零，ZF置1。5符号标志SF:反映带符号运算结果符号位的情况，结果为负数，SF置1，SF的取值与运算结果的

26、最高位取值一致。6溢出标志OF:反映带符号数运算结果是否超过机器所能表示的数值范围的情况，对字节运算为-128到+32767。若超过上述范围称为溢出，OF置1。B控制位：1方向标志DF:在进行字符串操作时，每执行一条串操作指令，对源或目的操作数的地址要进行一次调整(对字节操作为加1或减1，对子操作为加2或减2),由DF决定地址是递增还是递减。若DF为1为递减即从高地址向低地址进行，DF为0为递增。DF可由专用指令设置。2中断允许标志IF(Interrupt Enable Flag):表示系统是否允许外部的可屏蔽中断，若IF=1表示允许响应。IF对不可屏蔽中断请求以及内部中断不起作用,IF可由专

27、用指令设置。3陷阱标志TF(TrapFlag):当TF=1时微处理器没执行完一条指令便自动产生一个内部中断，转去执行一个中断服务程序，可以借助中断服务程序来监视每条指令的执行情况，称为单步工作方式，用于程序的测试。TF又称为跟踪标志。2-8.段寄存器(Segment Register)：A微机内存中三类信息:a代码(指令)指示微处理器执行何种操作。b数据(字符,数值)程序处理的对象。c堆栈信息 被保存的返回地址和中间结果。B 8086系统可直接寻址的1M字节内存空间分为称作段的逻辑区域，每个段的物理长度为64字节，段的起始地址由段寄存器的4个16 位寄存器决定：1代码段寄存器CS(Code S

28、egment)指向当前的代码段，指令由此段中取出。2堆栈段寄存器SS(Stack Segment)指向当前的堆栈段，堆栈称操作的对象是该段中存储单元的内容。3数据段寄存器DS(Data Segment)指向当前的数据段，通常用来存放程序变量（存储操作数）。4附加段寄存器（Extra Segment）指向当前的附加段，通常也用来存放数据以及一些专用指令操作数。2-9.存储器组织：8086微处理器有20条地址线，可以配置1M字节（字节）的内存储器，地址编号为00000H到FFFFFH.存储空间按8位字节进行组织，每个存储单元存储一个字节数据，若存放字数据（16位）则存放在相邻两个存储单元中，对小数

29、端存放，高字节存放在搞地质单元，低字节存放在低地址单元W=B(H)B(L).2-10.8086微处理器为什么分段：8086微处理器内部数据通路和寄存器皆为16位，内部ALU只能进行16位运算，在程序中只能使用16位地址，寻址范围局限在2的16次方即65536字节即64K,为了能寻址1M字节地址，所以引入分段概念。2-11.存储器地址（逻辑地址、物理地址）：允许在程序中编排的地址：逻辑地址。信息在存储器中实际存放的地址：物理地址。内存储器之间所有信息交换都使用20位物理地址，程序中所涉及的地址是16位的逻辑地址。2-12.物理地址的形成：存储单元中的20位物理地址是通过将16位的段基址左移4位在

30、加上16位的段内偏移量（偏移地址）形成的。a取指令时8086会自动选择CS值作为段基址，再加上由IP提供的偏移形成物理地址。b当涉及堆栈操作时8086会自动选择SS值作为段基址，再加上由SP提供的偏移量形成物理地址。c当涉及一存储操作数（除以BP为地址寄存器外）8086会自动选择DS值作为段基址，再加上16位偏移量形成物理地址。16位偏移量可来自指令中提供的直接地址16位的位移量或一个16位地址寄存器（BX,DI,SI）或指令中的位移量加上16位地址寄存器（BX,BP,DI.SI）。d ES用于串操作指令中数据块传送指令。e 当存储器操作数中偏移量采用BP为地址寄存器时8086会自动选择SS值

31、为段基址，再加上BP为基址的16位偏移量形成物理地址。2-13.逻辑地址的形成：a 取指令: 隐含的段基址（CS），偏移地址（IP）。b 堆栈指令: 隐含的段基址（SS），偏移地址（SP）。BP用作基址寄存器: 隐含的段基址（SS）,可替换的段基址（CS,DS,ES),偏移地址（EA)。d 通用数据读写: 隐含的段基址（DS）,可替换的段基址（CS,DS,ES）。偏移地址（EA）。e 字符串操作（源地址）:隐含的段基址（DS）,可替换的段基址（CS,ES,SS）,偏移地址（SI）。f 字符串操作（目的地址）:隐含的段基址（ES），偏移地址（DI）。EA为有效地址，反映操作数的段内偏移地址。2-

32、14.引脚定义（引脚号为U型排列,小写字母为低电平）：公用信号 -AD(15)-AD(0)为地址/数据总线,引脚号为2到16和39,信号类型为双向三态。 -A(19)/S(6)-A(16)/S(3)为地址/状态总线35到38输出三态。 -bhe/S(7)为总线高允许/状态34输出三态。 -MN/mx最小/最大方式控制33输入。 -rd读控制引脚号32输出三态。 -test等待测试控制引脚号23输入。 -READY等待状态控制22输入。 -RESET系统复位21输入。 -NMI不可屏蔽中断请求17输入。 -INTR可屏蔽中断请求18输入。 -CLK系统时钟19输入。 -Vcc+5v电源40输入。

33、 -GND接地1和20。 最小方式信号MN/mx=Vcc -HOLD保持请求31输入。 -HLDA保持响应30输出。 -wr写控制29输出三态。 -M/io存储器/IO控制28输出三态。 -DT/r数据发送/接受27输出三态。 -den数据允许26输出三态。 -ALE地址锁存允许25输出。 -inta中断响应24输出。最大方式信号（MN/mx=GND） -rq/gt(1,0)请求/允许总线访问控制30和31双向。 -lock总线优先权锁定控制29输出三态。 -s2,s1,s0总线周期状态26到28输出三态。 -QS1,QS0指令队列状态24到25输出。2-15.引脚功能说明：-1AD15到AD

34、0为地址/数据总线信号,16条信号线是分时复用的双重总线,每个总线周期开始T1时用作地址总线的16位给出内存单元(或I/O端口)的地址其他时间为数据总线,用于数据传输。-2A1/S9到A16/S3为地址/状态总线信号,这4条信号线也是分时复用的双重总线.在每个总线周期开始T1时用作地址总线的高4位(A19到A16),在存储器操作中为高4位地址,在I/O操作中这4位置0.在总线周期的其余时间,这4条信号线指示CPU的状态信息。-3 8086的20条地址线访问存储器时可寻址1MB内存单元;访问外部设备时只用16条地址A15到A0，可寻址64K个I/O端口。2-16. 8086引脚与8088的不同之

35、处：1.8088的地址/数据复用线为8条,即AD7到AD0,而A15到A8为单一的地址线。2.8088中无bhe/S7,该引脚为SS0状态信号线。该引脚信号在最大方式下保持高电平,在最小方式下等效于最大方式下S0的作用,SS0与IO/m、DT/r组合以确定当前的总线周期。3.8088的存储器/IO控制信号为IO/m,即该信号为高电平时IO端口访问;低电平时是存储器访问，与8086的M/io线刚好相反。2-16.逻辑地址与物理地址的关系:逻辑地址是允许在程序中编排的地址，8086的逻辑地址有段基值和段内偏移量两 部分。段基值存放在对应的段寄存器中，段内偏移量由指令给出。物理地址是信息在存储器 中

36、实际存放的地址。在8086系统中，物理地址形成过程为：将段寄存器中存放的段基值 (16位)左移4次再加偏移量，得20位的物理地址.2-17.逻辑地址线性地址与物理地址的关系:80386系统中有3种存储器地址空间逻辑地址、线性地址和物理地址。 80386芯片内的分段部件将逻辑地址空间转换为32位的线性地址空间，80386芯片内的 分页部件将线性地址空间转换为物理地址空间。若不允许分页部件操作，则经分段部件操作 后即为物理地址。2-18.标志位中溢出位与进位位的区别:进位位CF是指两个操作数在进行算术运算后,最高位(8位操作为D7位,16位操作为D15位)是否出现进位或借位的情况,有进位或借位,C

37、F置1,否则置0.溢出位OF是反映带符号数(以二进制补码表示)运算结果是否超过机器所能表示的数值范围酌情况.对8值运算,数值范围为-128+127,对16位运算,数值范围为-32768 +32767.若超过上述范围,称为溢出,OF置1.溢出和进位是两个不同的概念,某些运算结果,有溢出不一定有进位,反之,有进位也不一定有溢出.2-19.段寄存器的作用:8086微处理器中的16位寄存器，用来存放对应的存储段的段基值段起始地址的高16 位。通过段寄存器值和指令中给出的16位段内偏移量可得出存储器操作数的物理地址(20位).2-20.寄存器AXBXCXDXSI和DI的隐含用法:AX在字乘/字除指令中用

38、作累加器,在字I/O操作时作为数据寄存器.BX间接寻址时,作为地址寄存器和基址寄存器,在XLAT指令中用作基址寄存器.CX串操作时的循环次数计数器,循环操作时的循环次数计数器.DX字乘/字除指令中用作辅助寄存器,I/O指令间接寻址时作端口地址寄存器.SI间接寻址时作为地址寄存器和变址寄存器,串操作时的源变址寄存器.DI间接寻址时作为地址寄存器和变址寄存器,串操作时的目的变址寄存器.2-21.80286同8086的主要区别：1.8086只有20条地址线，可直接寻址的内存空间为2的20次方=1MB；而80286有24 条地址线，可直接寻址的内存空间为2的24次方16MB。2.8086只有实地址方式

39、，支持单任务、单用户系统；80286有实地址方式(实方式) 和保护方式(保护虚地址方式)两种，片内集成有存储管理和保护机构，支持任务中的程序 和数据的保密，能可靠地支持多用户和多任务系统。3.在保护方式下，存储器的分段部件把整 个存储空间分成可变长度的各段，段的长度64KB。每个任务的虚拟存储空间最大由16K 个64KB的段组成，即1024MB1GB，该虚地址空间被映射到最大容量为16MB的物理存 储器中。4.在保护方式下，80286采用“描述子”和“选择子”的数据结构来实现内存单元的寻址。2-22.80386同80286的主要区别：1.80286是16位微处理器，有24条地址线，可直接寻址的

40、内存空间为2的24次方 16MB，而80386是32位微处理器，有32条数据线，32条地址线，可直接寻址的内存空间 为2的32次方4GB。2.80286是16位微处理器，它的寄存器结构基本上同8086，也是16位的；而80386 是32位微处理器，其寄存器结构除段寄存器外都是32位寄存器，分别在16位寄存器的助 记符前加上E， 即EAX、EBX、ECX、EDX、ESP、EBP、ESI、EDI、EIP以及EFLAG。另外再增加了两个16位段寄存器FS和GS。此 外，80386还有系统地址寄存器、控制寄存器、测试寄存器和调试寄存器。3.80386有三种存储器地址空间逻辑地址、线性地址和物理地址。8

41、0386的分段 部件将逻辑地址转换为32位的线性地址；80386的分页部件将线性地址转换为物理地址。4.80286有两种工作方式实方式和保护方式；80386有三种工作方式实方式、 保护方式和虚拟8086方式。2-23.Pentium主要特点：1.片内集成有三个指令处理部件：RISC体系结构的整数处理部件，采用超标量技 术，设计了两条流水线(U流水线和V流水线)，使Pentium在一个时钟周期内可以并行执行两条整数型指令；CISC结构的同80386兼容的处理部件，采用微码处理指令技术，负 责处理不能在一个时钟周期内完成的复杂指令；浮点处理部件，采用8级流水的超流水线 技术，使每个时钟周期能完成一

42、个(或两个)浮点操作；2.片内集成了两个独立的8KB指令Cache和8KB数据Cache，增加了缓存的带宽， 减少了缓存的冲突；3.采用分支预测技术，提高了流水线执行的效率；4.同80386、80486保持兼容； 5.采用64位外部数据总线，使CPU同内存的数据传输速度可达528MB/s。2-24.Pentium和Pentium Pro的主要区别：(1)一个封装内安装两个芯片，一个是CPU内核，包括两个8KB的L1 Cache，另一个 是256KB的L2 Cache。这一L2 Cache由全速总线同CPU内核相连，提高了程序的运行速度；(2)把CISC结构的指令分解为若干像RISC指令那样的微

43、操作，能在流水线上并行地 执行，这样既保持了同以前的x86微处理器的兼容性，又提高了指令的运行速度；(3)采用乱序执行和推测执行技术，使指令流能最有效地利用内部资源；(4)采用超级流水线和超标量技术。具有3种超标量结构和14级超级流水线结构，大大提高了处理器的并行处理能力。2-25.Pentium MMX的特点：Pentium MMX处理器是具有多媒体扩展功能的奔腾芯片，MMX即多媒体扩展， 是为提高PC机处理多媒体和通信能力而推出的新技术。特点：(1)引入了4种新的数据类型和8个64位寄存器，使一条指令就能并行执行8个8位 数据，4个16位数据或2个32位数据的运算；(2)采用饱和运算，把溢

44、出值作为定值处理。结果大于最大值时当作最大值，结果小于 最小值时当作最小值，无需进行溢出处理；(3)具有积和运算能力，MMX微处理器的PMADDWD指令(紧缩字相乘并加结果)即 “积和运算”，可大大提高向量运算和矩阵运算的速度，在音频和视频图像的压缩和解压缩中经常用到。2-26.Pentium II同Pentium III的特点：Pentium II处理器把多媒体扩展技术(MMX技术)融合入Pentium Pro芯片之中， 使Pentium II微处理器既保持了Pentium Pro原有的强大的处理功能，又增强了PC机在三维 图形、图像和多媒体方面的可视化计算功能相交互功能。Pentium I

45、I的主要特点为：(1)采用了一系列多媒体扩展技术，包括：单指令多数据流技术，使一条指令能完成 多重数据的工作，减少了芯片在视频、声音、图像和动画中计算密集的循环；为针对多媒 体操作中经常出现的大量并行、重复运算，增加了57条指令，以更有效地处理声音，图像 和视频数据；(2)动态执行技术，这是为更有效地处理多重数据，提升软件速度而采用的新技术，由三种技巧组成：多分支跳转预测；数据流分析：推测执行。(3)双重独立总线结构。由两条总线组成双重独立总线体系结构， 一条是二级Cache总 线，另一条是处理器至主存储器的系统总线，使Pentium II处理器的数据吞吐能力是单一总 线结构处理器的2倍，而且

46、二级Cache的运行速度也比Pentium处理器高2倍；(4)采用新的封装技术SEC，同主板连接采用Slot1；Pentium III的主要特点： Pentium III处理器的基本结构同Pentium II处理器，采用Pentium Pro的微结构，具有数 据Cache与指令Cache分开的L1 Cache共32KB，以及512KB的L2 Cache，最主要的特点是 增加了70条SSE指令集(SSEStreaming SIMD Extrnsion)，又称“MMX2指令集”(第 二代多媒体扩展指令集)。内部增加了8个新的128位单精度寄存器(432位)，能同时处 理4个单精度浮点变量，可达20

47、亿次/秒的浮点运算速度。2-27.半导体存储器的特点：1、速度快、存储时间可为ns级2、集成化、不仅存储单元所占空间小，而且译码电路和缓冲寄存器以及存储器单元都制作在同一片芯片上，体积特别小3、非破坏性读出，特别是半导体静态存储器，不仅读操作不破坏原来的信息，而且不需要再生，这样既缩短了读写时间，又简化了控制操作。2-28.衡量一个半导体存储器性能的优劣的技术指标：存储器容量、存储器的存储速度、可靠性能、性价比等。2-29.存储器容量算法：某存储器芯片是16位，字长是8位，则它的容量是2的16次方乘以8位。2-30.半导体芯片的发展史：从存储器的分类可以看出计算机系统中的主存（内存）主要包括系

48、统内存、高速缓冲存储器、以及各种缓冲芯片，包括显存，光驱设备中的缓存，甚至bios的闪存也是内存范畴，而这些存储器都是半导体芯片。1.Sdram是1996年推出的dram技术。它在一个cpu时钟周期内就可以完成数据的访问和刷新。可与cpu的外频同时工作，故称同步dram。Sdram采用双存储结构，当cpu访问一个存储时，另一个cpu就会最好准备，两个存储体自动切换。2.ddr sdram的核心建立在sdram的基础上在速度和容量上都有提高。3.ddr2 sdram 在ddr的基础上新增4个数据欲取的特性，这是ddr2的关键技术之一。Ddram内部都采用了4bank结构，内存颗粒单元称为cell

49、这是由内存单元队列构成。这是内存单元颗粒的时钟频率分为三种：dram核心频率；时钟频率；数据传输频率。2-31.内存条的发展史：内存条是一个以小型板卡形式出现的存储器产品。它的特点是：容易安装，便于用进行更换，也便于增加或扩充内存。以前的pc机中使用的内存条是单边线连的存储模块简称simm；为了适应奔腾系列的pc机的需要，一种新的64位的pc机问世，这种内存条采用168条引脚，由于引脚过多不使内存条过长，采用双面连线的方法，这样就形成了双面连线的存储模块，简称dimm。2-32.dimm与simm的区别：dimm比simm更加灵活，最重要的是dimm内存条支持3.3V电压，simm内存条确实只

50、能支持5V电压，而奔腾系列的芯片大多是支持3.3V电压。2-33.三种类型的芯片特征（sram、dram、eprom）：sram静态芯片（hm616）特征是：高速度；低耗能；与ttl兼容、管脚引出与标准的2k*8b的芯片兼容、完全静态不需要刷新；dram动态芯片（inter2164）特性是：存储时间是150ns/200ns、低耗能、每2ms要刷新一次，每次刷新512个单元，2ms内需要有128个刷新周期；eprom芯片（inter2732）。2-34.奇存储器、偶存储器、奇地址、偶地址、对准字、未对准字的相关概念： 8096有20位地址线就可以对应1024个地址单元，此外8086还有16位地址

51、线，就是说一次最多可以读2字节。为了让8086达到一次既可以读一个字节，又可以读两个字节的要求，就将他的地址空间一分为二，各占512个地址空间。规定用来连接8086高8为地址的存储器就是奇存储器，用来连接低8位的就是偶存储器，与之对应的高位地址就是奇地址，低位地址就是偶地址。而计算机在读或存数时是第一个时钟周期访问低位，第二个时钟周期访问高位。当我们要访问一个字的低8位在奇存储器中就是未对准字，是不规范的；若是要访问一个字的低8位在偶存储器中时就是对准字，是规范的。2-35.外设接口的电路的功能：转换信息格式、提供联络信号、协调定时差异、进行译码选址、实现电平转换、具备时序控制。2-36.一般

52、接口电路中应具有的电路单元：输入输出、锁存器和缓冲器，用以解决外设和cpu之间速度不匹配的矛盾，以及隔离和缓冲的作用。控制命令和状态寄存器。地址译码器。读写控制逻辑和中断控制逻辑。2-37. I/O端口的编址方式：独立编址和统一编址。2-38.独立编址的优缺点：优点：地址较短，译码电路较简单，程序比较清晰，结构较为独立，可以分别设计。缺点：指令不丰富，灵活性较差。2-39.统一编址的优缺点：优点：任何对存储器端口进行的操作都可以用I/O端口的数据进行操作。缺点：内存空间减少，指令代码较长，执行时间也增加。2-40.I/O接口电路的分类：按功能选择灵活性分为不可编程和可编程芯片两种。按照接口通用

53、性分为通用芯片和专用芯片两种。2-41.数据传送方式：直接传送、查询传送、中断传送、dma传送、I/O处理机。2-42.cpu响应终端的条件：设置中断请求触发器、设置终端屏蔽触发器、设置中断允许触发器、cpu再现执行的指令结束之后响应中断。2-43.直接存储dma传送方式：是一种不需要spu干预也不需要软件介入的高速数据传送方式。在dma传送方式中，对这一数据传送过程进行控制的硬件称为dma控制器（dmac）。2-44.dma操作的基本方法：周期挪用、周期扩展、cpu停机方式。2-45. dma传送方式：但字节传送方式、成组传送方式、请求传送方式。2-46.中断优先级：软中断不可屏蔽中断NMI

54、管脚可屏蔽中断IF=1时单步。2-47.8259A的主要功能：8259A可管理8级优先中断源，通过8259A的级联最多可管理64级优先权的中断源；对任意级别的中断源都可以单独进行屏蔽，使该级中断请求暂时被挂起，直到取消屏蔽为止；能想cpu提供可编程的标识吗；具有多种优先权管理方式。2-48.RAM芯片片内的地址线和数据线的条数：(1)4K 8位：地址线12条，数据线8条；(2)512K4位：地址线19条，数据线4条；(3)1M 1位：地址线20条，数据线1条；(4)2K 8位：地址线11条，数据线8条。 2-49.6116芯片各引脚的功能：6116是一种20488位的静态RAM芯片，有11条地

55、址线，用来接受CPU送来的 地址信号，以选中CPU要访问的存储单元。6116有8条数据线，用于存储单元数据的读出 与写入。控制信号线有3条片选信号CE*用来选中所要访问的存储器芯片，CE*引脚通常 同地址译码器的输出相连，而该地址译码器的输入即CPU要读写的内存单元的高位地址线。例如，CPU的地址线为20位，而内存芯片的地址线为11位，则地址译码器的输入可以是 高9位地址线(A19A11)；写允许信号WE*和输出允许信号OE*，这两个信号是对存储芯片 的写和读的控制信号，通常同CPU的WR和RD*引脚相连。2-50.2164芯片各引脚的功能：2164是一种64K1位的动态RAM芯片，有8条地址

56、线，可接受16位地址信号，因此 必须采用地址多路器，使16位地址信号分成8位行地址和8位列地址分时送入2164的地址线。数据线有2条，即DIN(输入数据)和DOUT(输出数据)，用来写入或读出一位数据信息。还有三 条控制信号线：RAS*行地址选通信号。用来锁定8位行地址；CAS*列地址选通信号，用 来锁定8位列地址；WRITE*读写控制信号，用来控制对2164芯片的读与写。2-51.2732芯片各引脚的功能：2732是一种4K8位的可擦除可编程序只读存储器芯片。有12条地址线，可接受 来自CPU的12位地址信号，以选中CPU要访问的存储单元。2732有8条数据线，用于存 储单元数据的读出与写入

57、(在编程工作时)，有两条控制信号线：芯片允许线CE*用来选择 该芯片，使其工作，输出允许线OE*用来把输出数据送上数据线，只有当这两条控制线同时 有效时，才能从输出端得到读出的数据，此为读出时的条件；在编程工作时，要求OE*线连 接编程电源VPP21V，CE*接一个50ms低电平有效的TTL编程脉冲，每加一个这样的负 脉冲，控制向一个地址写入个8位的数据。2-52.查询式数据传送的工作过程：查询式数据传送又称“异步传送方式”或“条件传送方式”，其工作过程：在实现数据传送前必须首先读取外设的当前状态，检查外设是否已经准备好进行数据传 送，如果外设尚未准备就绪(通常由状态信息BUSY(忙)有效或R

58、EADY(就绪)无效表示)， 则CPU继续查询外设状态；如果外设已准备就绪(通常由状态信息BUSY无效或READY有效表示，则CPU可通过数据端口进行输入或输出操作，以实现同外设的数据传送。2-53.中断传送方式的工作过程：采用中断方式传送数据，在硬件方面，在外设与CPU之间必须有一个具有中断控 制逻辑的接口电路，用来实现数据传送的控制，也可以是一般的接口电路(无中断控制逻 辑)加上一个专用的中断控制器(例如8259A可编程中断控制器)，在软件方面，必须编制 一段“中断服务程序”，以完成CPU与外设之间的数据传送。 在中断传送方式中，通常在一个主程序中安排好在某一时刻启动某一外设后，CPU继 续执行主程序。此时外设同时进行数据传送的准备工作。当外设完成数据传送的准备时， 通过中断控制逻辑向CPU发出中断请求，在CPU可以响应中断的条件下(IF=1，在完成当前指今后)，现行主程序被“中断”，通过中断控制逻辑提供的“中断 类型码”，从“中断向量表”中读入“中断向量”转去执行“中断服务程序”，在中断服务程 序中完成次CPU与外设之间的数据传送，传送完成后仍返回被