计算机组成原理习题课

1、1计算机使用总线结构便于增减外设，同时_。 A减少了信息传输量 B提高了信息的传输速度 C减少了信息传输线的条数 D. 加重了CPU的工作量 答案：C 2总线中地址线的作用是_。 A. 只用于选择存储器单元 B. 由设备向主机提供地址 C用于选择指定存储器单元和I/O设备接口电路的地址 答案：C 3. 在三种集中式总线控制中，_方式响应时间最快。 A链式查询 B计数器定时查询 C独立请求 答案：C,第三章 系统总线,4在三种集中式总线控制中独立请求方式响应时间最快，是以_代价的。 A增加仲裁器的开销 B增加控制线数 C增加仲裁器的开销和增加控制线数 D. 增加总线占用时间 答案：B 6. 三种

2、集中式总线控制中，_方式对电路故障最敏感 A. 链式查询 B计数器定时查询 C独立请求 答案：A 7在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则_。 A设备号小的优先级高 B每个设备使用总线的机会相等 C设备号大的优先级高 答案：B,8在计数器定时查询方式下，若计数从0开始，则_。 A设备号小的优先级高 B每个设备使用总线的机会相等 C设备号大的优先级高 答案：A 9在独立请求方式下，若有N个设备，则_。 A有一个总线请求信号和一个总线响应信号 B有N个总线请求信号和N个总线响应信号 C有一个总线请求信号和N个总线响应信号 答案：B 10在链式查询方式下，若有N个设备，则 A

3、有N条总线请求线 B无法确定有几条总线请求线 C只有一条总线请求线 答案：C,16总线通信中的同步控制是_。 A只适合于CPU控制的方式 B由统一时序控制的方式 C只适合于外围设备控制的方式 D. 所有指令执行时间都相同的方式 答案：B 23总线的异步通信方式_。 A不采用时钟信号，只采用握手信号 B既采用时钟信号，又采用握手信号 C既不采用时钟信号，又不采用握手信号 答案：A 24. 信息只用一条传输线，且采用脉冲传输的方式称为_。 A. 串行传输 B.并行传输 C. 并串行传输 D. 分时传输 答案：A 25. 信息可以在两个方向上同时传输的总线属于_。 A. 单工总线 B. 半双工总线

4、C. 全双工总线 D. 单向总线 答案：C,28. 异步串行通信的主要特点是_。 A. 通信双方不需要同步 B. 传送的每个字符是独立发送的 C. 字符之间的间隔时间应相同 D. 传送的数据中不含控制信息 答案：B 29. 在_计算机系统中，外设可以和主存储器单元统一编址。 A. 单总线 B. 双总线 C. 三总线 D. 以上三种都可以 答案：A 30. 在采用_对设备编址时，不需要专门的I/O指令组。 A. 统一编址法 B. 单独编址法 C. 两者都是 D.两者都不是 答案：A 31. 在微型机系统中，外围设备通过_与主板的系统总线相连接。 A. 适配器 B. 设备控制器 C. 计数器 D.

5、 寄存器 答案：A,3.14 假设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。若在一个总线传输周期可并行传送16位的数据，求该总线的带宽。,解： 数据传输率（总线带宽）： 每秒传输的最大字节数（MBps） 1个总线周期 = 1个时钟周期 = 1/8 = 0.125 s 1个总线周期 传送 16位 = 2B （字节） 故总线出输率为： 2B *（1 / 0.125 s ）= 16 MBps 或求： 2B*8 = 16 MBps,3.15 在一个32位的总线系统中，总线时钟频率为66MHz，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高传输率，可采取什么措施？

6、,解： 数据传输率（总线带宽）： 每秒传输的最大字节数（MBps） 1个总线周期 = 4个时钟周期 = 4* 1/66= 0.06 s 1个总线周期 传送 32位 = 4B （字节） 故总线出输率为： 4B *（1 / 0.06 s ）= 66 MBps 或求： 4B*（66MHz/4）= 66MBps 提高数据传输率措施： (1) 提高数据线宽度 (2)提高总线时钟频率 (3) 缩短总线传输周期,3.16 在异步串行传输系统中，字符格式为：1个起始位、8个数据位、1个校验位，2个终止位。若要求每秒传输120个数据帧，计算数据传送的波特率和比特率。,解： 波特率（数据传输速率）单位时间内传送的

7、二进制数据 的位数 bps （1+8+1+2）120 =1440 bps,比特率：单位时间内传送的二进制有效数据位数 bps 1440 * (8/12)= 960 bps,第四章 存储器,3一个16K32位的存储器，其地址线和数据线的总和是 A 48 B46 C36 答案：B 4一个512KB的存储器，其地址线和数据线的总和是 A 17 B 19 C27 答案：C 5某计算机字长是16位，它的存储容量是64KB，按字编址，它的寻址范围是_。 A64K B32KB C. 32K 答案：C 8某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_。 A 128K B64K C.

8、 64KB 答案：B,12若主存每个存储单元为16位，则 A其地址线为16根 B其地址线数与16无关 C其地址线数与16有关 答案：B 29一个四体并行低位交叉存储器，每个模块的容量是64K 32位，存取周期为200 ns，在下述说法中_是正确的。 A在200 ns内，存储器能向CPU提供256位二进制信息 B在200 ns内，存储器能向CPU提供128位二进制信息 C. 在50 ns内，每个模块能向CPU提供32位二进制信息 答案：B 28 交叉编址的存储器实质是一种_存储器，它能_执行_独立的读写操作。 A. 模块式，并行，多个 B模块式，串行，多个 C. 整体式，并行，一个 答案：A,5

9、1下列说法中正确的是_。 ACache与主存统一编址，Cache的地址空间是主存地址空 间的一部分 B主存储器只由易失性的随机读写存储器构成 C. 单体多字存储器主要解决访存速度的问题 答案：C 52Cache的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作_。 A直接映像 B全相联映像 c组相联映像 答案：B 54下列器件中存取速度最快的是_。 ACache B主存 c寄存器 答案：C 1.如果一个高速缓存系统中，主存容量为12MB，Cache容量为400KB，则该存储系统总容量为: A.12MB+400KB B.12MB C.400KB D.12MB-400KB

10、答案：B,4.7 一个容量为16K32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？ 1K4位，2K8位，4K4位，16K1位，4K8位， 8K8位,解： 地址线和数据线的总和 = 14 + 32 = 46根； 需要的片数为： 1K4：16K32 / 1K4 = 168 = 128片 2K8：16K32 / 2K8 = 84 = 32片 4K4：16K32 / 4K4 = 48 = 32片 16K1：16K32 / 16K1 = 32片 4K8：16K32 / 4K8 = 44 = 16片 8K8：16K32 / 8K8 = 24 = 8片,例2一个1

11、K 4位的动态RAM芯片，若其内部结构排列成64 64形式，已知存取周期为 0.1s， (1)若采用分散刷新和集中刷新相结合的方式，刷新信号周期应该取多少? (2)若采用集中刷新，则对该存储芯片刷新一遍需多少时间?死时间率是多少？,解： (1) 分散式和集中式相结合的方式即为异步式， 刷新信号的时间间隔为： 2ms64 = 31.25 s ，故取刷新信号周期为31 .25s (2) 刷新周期为2ms，故刷新周期内有 2ms / 0.1 s = 4000 个读写周期，其中有64个读写周期用来刷新，故将存储器刷新一遍用时为： 64*0.1 s=6.4 s 死时间率为： 6.4 s / 2ms =

12、0.32%,4.14 某8位微型机地址码为18位，若使用4K4位的RAM芯片组成模块板结构的存储器，试问： （1）该机所允许的最大主存空间是多少？ （2）若每个模块板为32K8位，共需几个模块板？ （3）每个模块板内共有几片RAM芯片？ （4）共有多少片RAM？ （5）CPU如何选择各模块板？,解：（1）218 = 256K，则该机所允许的最大主存空间是256K8位 （或256KB）； （2）模块板总数 = 256K8 / 32K8 = 8块； （3）板内片数 = 32K8位 / 4K4位 = 82 = 16片； （4）总片数 = 16片8 = 128片； （5）最高三位通过3：8译码器选模块

13、板 次高三位通过3：8译码器选模块板内芯片组 剩余地址线接芯片地址引脚。 或反过来，最低三位选模块板（多模块交叉存储器）,4.15 设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存控制信号，R/W作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K8位，4K4位，8K8位），RAM（1K4位，2K8位，4K8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求如下： （1）最小4K地址为系统程序区，409616383地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出

14、片选逻辑。,解： （1）地址空间分配图： （2）选片：ROM：4K4位：2片； RAM：4K8位：3片； （3）CPU和存储器连接逻辑图及片选逻辑：,(1) 地址空间分配图,A15 A11 A7 A3 A0 0 0 0 0，0 0 0 0，0 0 0 0，0 0 0 0 0 0 0 0，1 1 1 1，1 1 1 1，1 1 1 1 0 0 0 1，0 0 0 0，0 0 0 0，0 0 0 0 0 0 0 1，1 1 1 1，1 1 1 1，1 1 1 1 0 0 1 0，0 0 0 0，0 0 0 0，0 0 0 0 0 0 1 0，1 1 1 1，1 1 1 1，1 1 1 1 0 0

15、1 1，0 0 0 0，0 0 0 0，0 0 0 0 0 0 1 1，1 1 1 1，1 1 1 1，1 1 1 1,4KROM*2 0FFFH,4KRAM 10001FFFH,4KRAM 20002FFFH,4KRAM 30003FFFH,(2) 选芯片方法：最好选用容量一样的存储器芯片（组）。 这样容易画图。 本题可以选用2片4K*4ROM 芯片组成4K*8ROM， 3片4K*8RAM （建议使用） 也可选用2片2K*8ROM 芯片组成4K*8ROM , 3片4K*8RAM 还可选用2片2K*8ROM，6片2K*8RAM,（3）CPU和存储器连接逻辑图及片选逻辑：,例设CPU共有16根地

16、址线，8根数据线，并用MREQ作为访存控制信号(低电平有效)，WR作为读写控制信号(高电平为读，低电平为写)。现有芯片及各种门电路(门电路自定) ，如图所示。画出CPU与存储器的连接图，要求： (1)存储芯片地址空间分配为：02047为系统程序区；20488191为用户程序区。 (2)指出选用的存储芯片类型及数量。 (3)详细画出片选逻辑。,解： (1) 确定主存地址分配： 02047D = 0 7FF H 20488191D = 800 1FFFH A15 A11 A7 A3 A0 0 0 0 0，0 0 0 0，0 0 0 0，0 0 0 0 0 0 0 0，0 1 1 1，1 1 1 1

17、，1 1 1 1 0 0 0 0，1 0 0 0，0 0 0 0，0 0 0 0 0 0 0 1，1 1 1 1，1 1 1 1，1 1 1 1 (2) 选片： 1片 2K8位 ROM 3片 2K8位 RAM (3) 片选及地址分配： ROM，RAM片内地址 A10 A0 片选地址： A15 A11 分别接到3-8译码器的各端，其中 A15 A14 恒为0。,ROM 2K*8,RAM 6K*8,(1) 确定主存地址分配： 02047D = 0 7FF H 20488191D = 800 1FFFH A15 A11 A7 A3 A0 0 0 0 0，0 0 0 0，0 0 0 0，0 0 0 0

18、 0 0 0 0，0 1 1 1，1 1 1 1，1 1 1 1 0 0 0 0，1 0 0 0，0 0 0 0，0 0 0 0 0 0 0 0，1 1 1 1，1 1 1 1，1 1 1 1 0 0 0 1，0 0 0 0，0 0 0 0，0 0 0 0 0 0 0 1，0 1 1 1，1 1 1 1，1 1 1 1 0 0 0 1，1 0 0 0，0 0 0 0，0 0 0 0 0 0 0 1，1 1 1 1，1 1 1 1，1 1 1 1,2KROM 07FFH,2KRAM 800FFFH,2KRAM 100017FFH,2KRAM 18001FFFH,解：(1) Cache地址格式 C

19、ache中可装入512块数据,(2) 直接映射,(3) 四路组相连映射,(4) 全相连映射,4.28 设主存容量为256K字，Cache容量为2K字，块长为4。 (1) 设计Cache地址格式，Cache中可装入多少块数据？ (2) 在直接映射方式下，设计主存地址格式。 (3) 在四路组相连映射方式下，设计主存地址格式。 (4) 在全映射方式下，设计主存地址格式。 (5) 若存储字长为32位，存储器按字节寻址，写出上述三种方式下主存地址格式。,直接映射,四路组相连映射,全相连映射,(5) 按字节寻址：字块内地址改变，其余不变。 总地址变长。,4.32 设某机主存容量为4MB，Cache容量为1

20、6KB，每字块有8个字，每字32位，设计一个四路组相联映射（即Cache每组内共有4个字块）的Cache组织，要求：（1）画出主存地址字段中各段的位数；（2）设Cache的初态为空，CPU依次从主存第0、1、289号单元读出90个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提高多少倍？,解：(1) 由于容量是按字节表示的，则主存地址字段格式划分如下 Cache 16KB / (8*4B) = 512 （块） Cache 组数 512 / 4 = 128 （组）,未命中次数 90 / 8 12 命中

21、率 h=(90*8-12) / 90*8 = 98.3% (3) 没有Cache的访问时间为6t*720， 有Cache的访问时间为 t*(720-12)+6t*12， 则有Cache和没有Cache相比，速度提高倍数:,或； ta = h tc+ (1h) tm = 0.983t +(1-0.983) 6t = 1.0905t 6t / 1.0905t -1 = 4.54,1. Cache 的命中率,CPU 欲访问的信息在 Cache 中的 比率,3. Cache 主存系统的效率e,2. Cache 主存系统平均访问时间： 访问 主存 的时间为 tm ，Cache 命中率 为 h，访问 Ca

22、che 的时间为 tc,ta = h tc+ (1h) tm,例设果计算机采用直接映像Cache，巳知主存容量为4MB，Cache容量4096B，字块长度为8个字(32位字)。 (1)画出反映主存与Cache映像关系的主存地址各字段分配框图，并说明每个字段的名称及位数。 (2)设Cache初态为空、若CPU依次从主存第0，1，99号单元读出100个字 (主存一次读出一个字)。并重复按此次序读10次，问命中率为多少? (3)如果Cachc的存取时间是50ns，主存的存取时间是500ns，根据(2)求出的命中率，求平均存取时间。 (4)计算Cachc一主存系统的效率。,解: (1) Cache块：

23、 （4096/4）/8 = 128（块）7位地址 主存块： （4MB/4）/8 = 128K （块） 17位地址 块内地址： 按字节（因主存按字节编址） 32字节5位地址,(2) 由于Cache初态为空，且块长为8，因此CPU第一次读100个字时，共有13次末被命中，即读第0、8、16、96号单元时末命中)，以后9次重复读这100个字时均命中，故命中率为 (100*10-13)100*10*10098.7 (3)平均访问时间：0.987*50ns +(1-0.987)*500ns55.85ns (4)cacke一主存系统的效率为 (50ns55.85ns)10089.5,例.有一主存Cache

24、层次的存储器，其主存容量1MB，Cache容量64KB，每块8KB，若采用直接映象方式，求： （1）主存的地址格式？ （2）主存地址为25301H，问它在主存的哪一块？,解: (1) Cache: 64KB / 8KB = 8 (块) 主存： 1MB / 8KB = 128 (块),解： 八体存储器连续读出8个字的总信息量为 32b 8256b 顺序存储存储器连续读出8个字的时间是： 400 ns 8 = 3200 ns = 32 10-7 s 交叉存储存储器连续读出8个字的时间是： 400 ns + (8-1) 50 ns = 7.5 10-7 s 高位交叉存储器的带宽是 256(32 10

25、-7 ) = 8 107 bps。 低位交叉存储器的带宽是 256(7.5 10-7 ) = 34 107 bps。,例5 设有8个模块组成的八体存储器结构，每个模块的存取周期为400 ns，存储字长为32位。数据总线宽度为32位，总线传输周期50ns，试求顺序存储(高位交叉)和交义存储(低位交叉)的存储器带宽。,2. 微型机系统中，主机和高速硬盘进行数据交换一般采用_方式。 A. 程序查询 B程序中断 CDMA 答案：C 5. 主机与设备传送数据时, 采用_，主机与设备是串行工作的。 A程序查询方式 B中断方式 CDMA方式 答案：A 6主机与I/O设备传送数据时，采用_，CPU的效率最高。

26、 A. 程序查询方式 B中断方式 CDMA方式 答案：C 8中断发生时，程序计数器内容的保护和更新，是由_完成的 A硬件自动 B进栈指令和转移指令 C. 访存指令 答案：A 9. 中断向量地址是_。 A子程序入口地址 B中断服务程序入口地址 C中断服务程序入口地址的地址 答案：C,第五章 输入输出系统,10. 在中断响应周期，置“0”允许中断触发器是由_完成的。 A. 硬件自动 B. 程序员在编制中断服务程序时设置的 C. 关中断指令 答案：A 11采用DMA方式传送数据时，每传送一个数据要占用_的时 间。 A一个指令周期 B一个机器周期 C一个存储周期 答案：C 12周期挪用(窃取)方式常用

27、于_中。 A直接存储器存取方式的输入输出 B直接程序传送方式的输入输出 C程序中断方式的输入输出 答案：A 13DMA方式_。 A. 既然能用于高速外围设备的信息传送，也就能代替中断方式 B. 不能取代中断方式 C. 也能向CPU请求中断处理数据传送 答案：B,14DMA方式中，周期窃取是窃取一个 A. 存取周期 B指令周期 CCPU周期 D总线周期 答案：A 15. 当采用_输入操作情况下，除非计算机等待，否则无法传 送数据给计算机。 A程序查问方式 B中断方式 CDMA方式 答案：A,16、I/O编址方式通常可分统一编址和不统一编址，_。 A. 统一编址就是将I/O地址看作是存储器地址的一

28、部分，可 用专门的I/O指令对设备进行访问 B. 不统一编址是指I/O地址和存储器地址是分开的，所以对 I/O访问必须有专门的I/O指令 C. 统一编址是指I/O地址和存储器地址是分开的，所以可用 访存指令实现CPU对设备的访问 答案：B,22某计算机的I/O设备采用异步串行传送方式传送字符信息，字符信息的格式为：一位起始位、七位数据位、一位检验位、一位停止位。若要求每秒钟传送480个字符，那么该I/O设备的数据传送速率应为_bps(位秒)。 A1200 B4800 C9600 答案：B,23以串行接口对ASCII码进行传送，带一位奇校验位和两位停止位，当波特率为9600波特时，字符传送率为_字符/秒 A960 B 1371 C. 480 答案：A 25I/O与主机交换信息的方式中，中断方式的特点是_。 ACPU与设备串行工作，传送与主程序串行工作 BCPU与设备并行工作，传送与主程序串行工作 CCPU与设备并行工作，传送与主程序并行工作 答案：B,26I/O与主机交换信息的方式中，DMA方式的特点是_。 A. CPU与设备串行工作，传送与主程序串行工作 B. CPU与设备并行工作，传送与主程序串行工作 C. CP