数字电子技术课程设计报告-数字时钟

1、实习题目指导教师职 称学生姓名学 号日 期实习题目指导教师职 称学生姓名学 号日 期嘉应学院电子信息工程学院数字电子技术课程设计报告课题名称： 简易数字时钟 20112012学年第二学期专 业电子信息工程班 级101姓 名夏青学 号指导教师龚昌来理论设计及设计报告部分成绩（占50分）制作部分成绩（占50分）总成绩 2012年 5 月摘 要 所谓数字钟，是指利用电子电路构成的计时器。相对机械钟而言，数字钟能达到准 确计时，并显示小时、分、秒，同时能对该钟进行调整。在此基础上，还能够实现整点 报时，定时报闹等功能。 设计过程采用系统设计的方法，先分析任务，得到系统要求，然后进行总体设计， 划分子系

2、统，然后进行详细设计，决定各个功能子系统中的内部电路，最后进行测试。 本文针对简易数字钟的设计要求，提出了两种整体设计方案，在比较两个方案的优 缺点后，选择了其中较优的一个方案，进行由上而下层次化的设计，先定义和规定各个 模块的结构，再对模块内部进行详细设计。详细设计的时候又根据可采用的芯片，分析 各芯片是否适合本次设计，选择较合适的芯片进行设计，最后将设计好的模块组合调试， 并最终在 protues 下仿真通过。关键字：数字时钟、CD4511、CD4518 该电路要用到的元件：CD4518（2个）、译码器C4511（4个）、七段数码管（4个）、CD4011（2个）、电阻（1)两个、22M的电

3、阻1个、电容（20pF）2个、CD4069(1个)、CD4013(1个)、CD4060(1个)、晶振1个。目录一、设计任务41.1 设计指标41.2 设计要求4二、设计方案52.1 方案系统框图5三、 芯片介绍63 .1芯片CD4518.63.2芯片CD4511.8四、原理各部分介绍.124.1 时钟秒数码管显示122.6 时钟分数码管显示.13五、总结14六、参考文献147、 附录：PCB原理图.15 PCB板图.16一、设计任务1.1 设计指标(1)显示格式为“-时-分-”共4位LED数码管，其中分的有两个LED数码管，秒的有两个LED数码管；(2)“时”和“分”各位数值可独立设置，数值范

4、围从00-59循环变化；(3)器件：使用基本的数字逻辑门电路、组合逻辑电路、时序逻辑电路及LED数码管，具体型号及逻辑功能限定，以及常用芯片的使用；1.2 设计要求 (1)首先进行仿真电路设计与调试，查看仿真的效果。仿真时应注意： A仿真电路设计线路要清晰； B仿真电路方案要可行； C考虑到仿真电路线路多、容易混乱，因此布线时一定要有一定的层次性、规律性。不可以两条线交叉连接 （2）根据仿真电路图在Altilum designer软件中画PCB原理图，然后根据所画的原理图及对应的元件封装把原理图转化成PCB板图，然后再对PCB板图进行手动布线，在布线的过程中两条线不可以交叉，布线要有一定的规范

5、性。 （3）PCB图弄好以后，接着进行PCB板的腐蚀和焊接，在焊接过程中要做到不虚焊，合理规范的使用电烙铁。 （4）焊接完成以后，也就意味着进入了工程的最后一步，即是PCB板的调试，根据所画的原理图，检查PCB板是否可以正常工作。 (5)根据你选择的题目做一份合适的实验报告论文二、设计方案2.1 方案系统框图数码管（“秒”个位显示）数码管（“秒”十位显示）数码管（“分”个位显示）数码管（“分”十位显示）C4511译码【4】C4511译码【3】C4511译码【2】C4511译码【1】 CD4518计数【1】CD4518计数【4】与非门处理与非门处理计数脉冲 图1 方案系统框图 本设计中选取CD4

6、518作为计数器，采用C4511作为译码器，数码管作为显示工具、与非门实现所需要的逻辑关系。其中右边的两个数码管为“秒”显示，从00-59循环运动。左边的两个数码管为“分”显示，从00-59循环运动。左右两边合起来就构成60分钟为一计时周期的计数器。在此方案中，存在一些缺点，例如该电路不能准点报时，但是该电路具有校时(分)功能。 三：芯片介绍 1、CD4518芯片介绍 CD4518是一种同步加计数器，在一个封装中含有两个可互换二/十进制（8421编码）计数器。引脚图见图1.内部功能框图见图2. 控制功能的真值表（又称功能表）见表1. 引脚图CP(CLOCK)EN(ENABLE)R(RSERT)

7、功能 10加计数00加计数0保持0保持00保持10保持1复位清零内部功能图CP顺序Q4 Q3 Q2 Q100 0 0 010 0 0 120 0 1 030 0 1 140 1 0 050 1 0 160 1 1 070 1 1 181 0 0 091 0 0 1100 0 0 0 功能表 状态转换表从表1看出，CD4518有两个时钟输入端CP(CLOCK)和EN(ENABLE)，若用时钟上升沿触发，信号由CP输入，此时EN端应接高电平“1”，若用时钟下降沿触发，信号由EN端输入，此时CP端应接低电平“0”，不仅如此，清零（又称复位）端R(RSERT)也应保持低电平“0”，只有满足了这些条件时

8、，电路才会处于计数状态，若不满足则芯片不工作(保持)。计数时，其电路的输入输出状态如表2所示。值得注意，因表2输出是二/十进制的BCD码，所以输入端的计数脉冲到第十个时，电路自动复位0000状态。另外，该CD4518无进位功能的引脚，但从表2看出，电路在第十个脉冲作用下，会自动复位，同时，Q4(第6脚或第14脚)将输出下降沿的脉冲，利用该脉冲和EN端功能，就可作为计数的电路进位脉冲和进位功能端供多位数显用。1. 用CD4518构成60进制计数器计数脉冲Q1AQ2AQ3AQ4AQ4BQ3BQ2BQ1BRARBCPA&CPBENBENA+Vdd CD451812345679101112131415

9、RCP图3 CD4518复位法构成60进制计数器VDD16VSS8进位(1) CD4518中A计数单元的Q4A端与B计数单元的ENB端相连接,先构成一个1010=100进制计数器, A计数单元为个位计数器, B计数单元为十位计数器,其中A计数单元采用上升沿计数(ENA=0,计数脉冲从CPA送入), B计数单元采用下降沿计数(CPB=0,计数脉冲从ENB送入)。(2)采用复位法构造60进制计数器.Sn=60, 十位为6,个位为0.十位Q4B Q3B Q2B Q1B=0110,个位Q4A Q3A Q2A Q1A=0000,则令R= Q3B Q2B=( Q3B Q2B)以R为复位信号。 当计数值达到

10、60时,R=1, CD4518中A、B计数单元都复位,回到00状志。整个计数状态范围为:00-59. 计数状态转换见表3.CP顺序 十位 个位Q4B Q3B Q2B Q1B Q4A Q3A Q2A Q1A00 0 0 0 0 0 0 010 0 0 0 0 0 0 120 0 0 0 0 0 1 090 0 0 0 1 0 0 110 0 0 0 1 0 0 0 0110 0 0 1 0 0 0 1580 1 0 1 1 0 0 0590 1 0 1 1 0 0 1600 0 0 0 0 0 0 0表3 60进制计数状态转换表 2、译码器CD4511芯片CD4511是一个用于驱动共阴极 LED

11、 （数码管）显示器的 BCD 码七段码译码器，特点如下：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。用CD4511实现LED与接口方法如下图： CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码七段码译码器，特点如下：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。用CD4511实现LED与接口方法如下图： 其功能介绍如下： BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。 LT：3脚

12、是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。 LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。 A1、A2、A3、A4、为8421BCD码输入端。 a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。 CD4511的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可工作。1. CD4511的引脚 CD4511具有锁存、译码、消隐功能，通常以反相器作输出级，通常用以驱动LED。其引脚图如3-2所示。 各引脚的名称：其中7

13、、1、2、6分别表示A、B、C、D；5、4、3分别表示LE、BI、LT；13、12、11、10、9、15、14分别表示 a、b、c、d、e、f、g。左边的引脚表示输入，右边表示输出，还有两个引脚8、16分别表示的是VDD、VSS。 2. CD4511的工作原理1. CD4511的工作真值表如表3-2 2. 锁存功能 译码器的锁存电路由传输门和反相器组成,传输门的导通或截止由控制端LE的电平状态。 当LE为“0”电平导通，TG2截止；当LE为“1”电平时，TG1截止，TG2导通，此时有锁存作用。如图3-3（3）译码 CD4511译码用两级或非门担任，为了简化线路，先用二输入端与非门对输入数 据B

14、、C进行组合，得出、四项，然后将输入的数据A、D一起用或非门译码。 （4）消隐 BI为消隐功能端，该端施加某一电平后，迫使B端输出为低电平，字形消隐。消隐控制电路如图3-4所示。 消隐输出J的电平为 J =（C+B）D+BI如不考虑消隐BI项，便得J=（B+C）D据上式，当输入BCD代码从1010-1111时，J端都为“1”电平，从而使显示器中的字形消隐。输 入输 出LEBILIDCBAabcdefg显示XX0XXXX11111118X01XXXX0000000消隐01100001111110001100010110000101100101101101201100111111001301101

15、000110011401101011011011501101100011111601101111110000701110001111111801110011110011901110100000000消隐01110110000000消隐01111000000000消隐01111010000000消隐01111100000000消隐0111111000000消隐111XXXX锁 存锁存表3-2 CD 4511的真值表 CD4518/CC4518是二、十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿

16、触发。由表可知，若用ENABLE信号下降沿触发，触发信号由EN端输入，CLK端置“0”；若用CLK信号上升沿触发，触发信号由CLK端输入，ENABLE端置“1”。RESET端是清零端，RESET端置“1”时，计数器各端输出端Q1Q4均为“0”，只有RESET端置“0”时，CD4518才开始计数。CD4518采用并行进位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。这样从初始状态（“0”态）开始计数，每

17、输入10个时钟脉冲，计数单元便自动恢复到“0”态。若将第一个加计数器的输出端Q4A作为第二个加计数器的输入端ENB的时钟脉冲信号，便可组成两位8421编码计数器，依次下去可以进行多位串行计数。 CD4520/CC4520为二进制加计数器，由两个相同的内同步4级计数器构成。计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数。在单个单元运算中，EN输入保持高电平，且在CP上升沿进位。CR线为高电平时，计数器清零。计数器在脉动模式可级联，通过将Q3连接至下计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。引脚功能： 引脚符号功能1 9CLOCK时钟输入端7 15RESET消除端2 10ENABLE计数允许控制端3 4 5 6Q1A-Q4A计数输出端11 12 13 14Q1B-Q4B计数输出端8 VSS地16VDD电源正四、原理图各部分的介绍2.4时钟秒显示电路图：计数范围为0059，其中当计数到60能自动清零，并且通过CD4518与非门向“分”进一位，然后再从00开始计数，如此循环。时钟分显示电路图: 计数范围为0059，当计数到59时能自动清零（即是从00000110，但是0110（6）只是一个瞬间的过渡过程），所以它的计数范围为00_59. 当计数到59时自动清零，分和秒又从00-00开始计数。 五、总结通过这次