第4章 tpip.ppt

1、第四章,微机及测控技术,第4章 半导体存储器 本章学习目标 通过本章的学习，应当掌握以下内容： 存储器分类 RAM、ROM的工作原理 常用的存储芯片基本结构 存储芯片与CPU的连接,第四章,微机及测控技术,4.1 概述 4.1.1存储器分类 有了存储器，计算机才具有记忆功能，从而实现程序存储， 使计算机能够自动高速地进行各种复杂的运算。存储器系统是微机系统中重要的分系统。 存储器系统由内存储器和外存储器两部分组成。内存储器用来存放当前运行的程序和数据，一般由一定容量的速度较高的存储器组成，CPU可直接用指令对内存储器进行读/写操作。在微机中，内存储器是由半导体存储器芯片组成。,第四章,微机及测

2、控技术,在386以上的计算机中，采用三级存储器结构：高速缓存、主存储器、辅助存储器,第四章,微机及测控技术,高速缓存（CACHE）：又称快存，高速小容量存储块，容量为32KB-256KB之间，用SRAM构成，速度快，容量小，用于临时存放指令和数据。 主存：由DRAM构成，容量大，用于存放运行期间的大量程序和数据。 三种存储器构成三级存储器管理，各级的职能和要求不一样：CACHE追求速度，以于CPU速度匹配；辅存追求容量大；主存介于两者之间，对速度和容量都有一定的要求。,第四章,微机及测控技术,虚拟存储器（选学） 由于成本和工艺的原因，主存的容量始终受到限制，而程序越来越大，从而产生了矛盾。从2

3、86以后，微型计算机中采用了虚拟存储器的技术。 如386 物理存储器（CPU可以访问的存储器）：232B 虚拟存储器（程序可以占用的空间）： 246B,第四章,微机及测控技术,4.1.2半导体存储器分类 半导体存储器,RAM ROM,掩模ROM PROM EPROM E2PROM,SRAM DRAM NVRAM,第四章,微机及测控技术,4.1.3半导体存储器的主要技术指标 1、存贮容量： 用存储单元数位数来表示。如INTEL2114的存储容量为1K 4 2、存取速度 （1）存取时间：从存取命令发出，到操作完成所经历的时间。 （2）存取周期： 两次存储器访问间所允许的最小时间间隔。 3、可靠性,

4、第四章,微机及测控技术,4.1.4半导体存储芯片的一般结构,第四章,微机及测控技术,1、存储体：存储器芯片的主要部分，用来存储信息。 （1）每个存储单元具有一个唯一的地址。 （2）芯片的存储容量2MN M：芯片的地址线根数 N：芯片的数据线根数,第四章,微机及测控技术,2、地址译码电路： 根据输入的地址编码来选中芯片内某个特定 的存储单元。 （1）单译码结构 （2）双译码结构,第四章,微机及测控技术,第四章,微机及测控技术,3.片选和读写控制逻辑： 选中存储芯片，控制读写操作。 （1）片选端CS或CE 有效时，可以对该芯片进行读写操作。 （2）输出OE 控制读操作。有效时，芯片内数据输出 （3

5、）写WE 控制写操作。有效时，数据进入芯片中,第四章,微机及测控技术,4.2.1 静态读写存贮器( SRAM ) 1.SRAM的基本存储电路,4.2读写存储器RAM,第四章,微机及测控技术,SRAM的基本存储电路是双稳态触发器构成的。为了保持双稳态触发器的状态，增加了两个门控管T5，T6。 当行选线是高电平时，T5,T6导通，A、B端就分别和位线D和相连，若相应的列选线也是高电平，则T7,T8也导通，于是D和D非就分别和输入/输出电路的I/O线及I/O非线相通了。 进行写入操作时，写入信号自I/O线及I/O非线输入。由于存储单元有电源及负载管，可以不断地向栅极补充电荷。所以各个管子的状态不会改

6、变，写入的信息可以永远保持下去。 进行读操作时，过程类似。,第四章,微机及测控技术,SRAM的优点 （1）存储速度快 （2）稳定，无需动态刷新 SRAM的缺点 （1）MOS管过多，集成度低 （2）T1和T2两个MOS管总有一个必导通，功耗大 SRAM通常用作微型计算机系统中的高速缓存(Cache)。,第四章,微机及测控技术,2.典型的SRAM芯片,利用基本存储电路排成阵列，再加上地址译码电路和读写控制电路就可以构成读写存储器。6116（2KB8位）、6264（8KB8位）、62256（32KB8位）、628128（128KB8位）等。,第四章,微机及测控技术,典型芯片: SRAM 2114 （

7、1）存储容量为10244。 （2）18个引脚： 1）10根地址线A9A0 2）4根数据线I/O4I/O1 3）片选CS 4）读写WE,第四章,微机及测控技术,SRAM6116：,存储容量为2k8 24个引脚： 11根地址线A10A0 8根数据线D7D0 片选CS* 写WE* 输出开放OE*,第四章,微机及测控技术,6264有28条引出线，它们包括 （1）A0A12为13条地址信号线。,（2）D0D7为8条双向数据线。 （3） CS2为两条片选信号的引线。 （4） 为输出允许信号。 （5） 是写允许信号。 （6）电源和地线,第四章,微机及测控技术,4.2.2 DRAM 1、DRAM的基本存储电路

8、 基本存储电路为单管动态存储电路，为保持电容中的电荷不丢失，必须对动态RAM不断的刷新。,2.典型的DRAM芯片,第四章,微机及测控技术,2、典型的DRAM芯片,DRAM2164引线图,（1）存储容量为64K1 （2）16个引脚： 8根地址线A6A0 2根数据线DIN和DOUT 行地址选通RAS 列地址选通CAS 读写控制WE,第四章,微机及测控技术,第四章,微机及测控技术,4.3只读存储器ROM,4.3.1掩模ROM,由于这种ROM中字线和位线之间是否跨接MOS管是根据存储内容在制造时的“掩模”工艺过程来决定的，所以称为掩模ROM。 这种ROM制造完毕后用户不能更改所存信息。,第四章,微机及

9、测控技术,4.3.2PROM,第四章,微机及测控技术,可编程只读存储器PROM的基本存储电路为一个晶体管。 这里仍以字位结构进行说明。晶体管的集电极接VCC，它的基极连接字线，发射极通过一个熔丝与位线相连。基本存储电路制造时，每条字线与所有位线之间都跨接一个带熔丝的双极性晶体管，就构成了可编程只读存储器PROM。用户编程时，输入地址码，通过地址译码，选择相应的字线呈高电平，同时，若要写入信息0，则将相应位线送上低电平，于是管子导通，只要适当控制导通电流的强弱，可将熔丝烧断； 若要写入1，则将相应位线送上高电平，于是管子截止，熔丝不被烧断。这样可按地址完成字的内容写入。,第四章,微机及测控技术,

10、读出操作时，首先给定地址，通过地址译码器使相应字线呈高电平，从而选定该单元的各位。若某一位晶体管熔丝没有断，则位线被拉到VCC高电平，读出信息为 1；如果熔丝被烧断，则位线仍为低电平，读出信息为 0。 很显然，熔丝在编程时一旦被烧断后，不能再复原。因此，这种PROM用户只能进行一次编程。,第四章,微机及测控技术,4.3.3 EPROM,FAMOS管存储器件是以浮置栅是否积存电荷来区分信息 0 与 信息 1 的。通常情况下，浮置栅没有电荷，则管子无导电沟道，D和S之间是不导通的。,第四章,微机及测控技术,所以字线被选中为高电平时，位线也输出高电平。如采用这样的基本存储电路组成存储矩阵，可以认为它

11、存储的信息全都为 1。编程时，根据需要可将选中的某些基本电路的D和S之间加一个25V高压(正常为 5V)，另外加上编程脉冲(其宽度为 50 ms)，它们的D和S之间就会瞬时击穿并有电子通过绝缘层注入浮置栅。当高压去掉后，注入浮置栅的电子因有绝缘层包围无处泄漏，浮置栅就为负，形成导电沟道，FAMOS管导通。这时我们就认为这些基本存储电路被写入了0。,第四章,微机及测控技术,在EPROM存储器芯片上方有一个石英玻璃窗口，当用紫外线照射这个窗口时，所有基本存储电路的浮置栅上的电荷会形成光电流泄漏掉，使电路恢复初始状态， 从而把写入的信息擦除。 这样就可以对其再次编程。 这样的EPROM芯片常用的有2

12、708(1 K8)、2716(2 K8)、2732(4 K8)、2764(8 K8)、 27128(16 K8)、 27256(32 K8)和 27512(64 K8)， 还有各种容量的CMOS EPROM，如27C64(8 K8)、27C256(32 K8)、27C512(64 K8)、 27C010(128 K8)、27C020(256K8)和 27C040(512 K8)等。编程高压有 12.5 V, 21 V和 25 V，各种芯片的编程规范和工作速度也差别较大，应用时应参照有关厂家提供的技术资料，借助专门的编程器可方便地完成对EPROM的编程。,第四章,微机及测控技术,紫外线擦除EPR

13、OM的时间较长， 并且不能只擦除个别单元的信息。 近几年来，电可改写的可编程只读存储器E2PROM已被广泛应用。其主要特点是能在应用系统中进行在线读写，并可按字节进行擦除和改写。,第四章,微机及测控技术,闪存也称快擦写存储器，有人也简称之Flash。 Flash Memory属于EERPOM类型 ,有很高的存取速度，而且易于擦除和重写，而且可以选择删除芯片的一部分内容。,4.3.3 Flash Memory,第四章,微机及测控技术,4.3.4 典型的ROM芯片,EPROM 2764引线图,第四章,微机及测控技术,第四章,微机及测控技术,一、连接时应考虑问题 CPU对存储器进行读写操作，首先CP

14、U给出地址，然后发出相应的读写控制信号，最后才能在数据总线上进行信息交换。所以CPU与存储器相连有三个部分： （1）地址线的连接 （2）数据线的连接 （3）控制线的连接 具体连接时要注意如下问题：,4.4 存储芯片的扩展及与CPU的连接,第四章,微机及测控技术,（1）CPU总线的负载能力 CPU通过总线与数片存储器和I/O芯片相连，而这些芯片可能为TTL器件或为MOS器件，所以构成系统时CPU总线能否支持其负载时必须要考虑的问题。 目前存储器基本上MOS器件，直流负载很小，在小型系统中，CPU可直接和存储器相连；而在大型系统中，需要加入缓冲器或总线驱动器来增加总线的驱动能力。,第四章,微机及测

15、控技术,（2）CPU的时序与存储器存取速度的配合问题 CPU访问存储器由其固定的时序，而存储器有一定的存取时间，一般以CPU的时序来确定对存储器存储速度的要求；在存储芯片已确定的情况下，则应考虑是否插入等待周期。,第四章,微机及测控技术,扩展的基本步骤：,（1）选择合适的存储芯片，对芯片容量进行扩展 在进行芯片扩展时，要根据要扩展的存储空间总容量和可供选用的存储芯片容量，计算出所需要的存储芯片数目，可根据如下公式计算：,第四章,微机及测控技术,位扩充：当实际存储芯片每个单元的位数和系统需要内存单元字长不等时采用的方法。如用两片2114（1K 4）构成一个1KB的内存。 字扩充：当存储芯片上每个

16、存储单元的字长已满足要求，但存储单元的个数不够，需要增加的是存储单元的数量，就称为字扩展。例如需要内存容量是16KB，则需要2片6264（8K8）字位扩充：需要同时进行位扩充和字扩充才能满足系统存储容量需求的方法称为字位扩充。,第四章,微机及测控技术,（2）将存储芯片的各类引脚与CPU相连,存储芯片的引脚可分为以下几种： 地址引脚 地址引脚数目和存储单元之间的关系：n和 数据引脚 数据引脚数目等于存储单元位数 控制引脚 片选信号和读写控制引脚 其它引脚 电源和地线,第四章,微机及测控技术,与CPU地址总线的连接 一般从CPU地址总线的最低位A0 开始，依次送往存储芯片，存储芯片上有多少个引脚就

17、送多少个地址线。 除了连接到存储芯片上的地址线外，剩余CPU地址线的全部或一部分经过译码后，和存储芯片的片选信号相连。,线选法：利用CPU的高位地址线中的一条直接和片选信号相连。 完全译码法：将CPU地址线中除了跟存储芯片地址线相连的剩余的全部高位地址译码产生片选信号。 部分译码法：将CPU地址线中除了跟存储芯片地址线相连的剩余的高位地址线的一部分进行译码产生存储芯片的片选信号。,第四章,微机及测控技术,与CPU控制线的连接 CPU的读写控制信号和存储芯片的读写控制信号相连，以保证对存储芯片的读写操作。,（3）根据连线确定各芯片地址范围,与CPU数据线的连接 CPU的数据线和存储芯片的数据线相

18、连，以完成数据信息的传送。,第四章,微机及测控技术,第四章,微机及测控技术,例1：进行地址译码时，若某块存储芯片采用部分译码法，且有3根地址线没用，这意味着每个单元有几个地址号？ 例2：某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。 例3：一个有16字的数据区，其起始地址为70A0：DDF6H，则该数据区末字单元的物理地址为（ ）。 例4：计算机的主内存有3K字节，则内存地址寄存器需( )位就足够。 例5：若256KB的SRAM具有8条数据线，那么它具有( )地址线。,第四章,微机及测控技术,例6：可以直接存取1M字节内存的微处理器，其地址线需( )条。 例7

19、某微型计算机可直接寻址64M字节的内存空间，其CPU的地址总线至少应有( )条。 例8对于地址总线为32位的微处理器来说，其直接寻址范围可达（ ）。 例9若用6264SRAM芯片（8K8位）组成128KB的存储器系统，需要（ ）片6264芯片。 例10. 连接到64000H6FFFF地址范围上的存储器用8K8位芯片构成，该芯片需要( )片。,第四章,微机及测控技术,例11某存储模块的容量为64K，它的起始地址若为20000H，则末地址应为( )。 例12某RAM芯片的存储容量是8K8bit ，则该芯片引脚中有几根地址线？几根数据线？如已知某半导体存储器芯片SRAM的引脚中有14根地址线和8根数

20、据线，那么其存储容量应为（ ）。,第四章,微机及测控技术,例1：用1K4的2114芯片构成1K8存储器系统。,第四章,微机及测控技术,（1）将每个芯片的10条地址线按名并联，再按次序接到CPU地址总线的低10位。 （2）将数据线按芯片编号连接，1号芯片的4位数据线依次接到系统数据总线的D0-D3，2号芯片的4位数据线依次接到系统数据总线的D4-D7。 （3）两个芯片的WR/并联在一起后接到系统的存储器写信号上，这样保证CPU对存储芯片进行读写操作时，芯片工作。 （4）将芯片的片选信号和CPU的高位地址线以合适的方式连接。 （5）写出芯片的地址范围。,第四章,微机及测控技术,例2：用2K8的27

21、16芯片构成8K8存储器系统。,第四章,微机及测控技术,（1）将每个芯片的11条地址线按名并联，再按次序接到CPU地址总线的低11位。 （2）将每个芯片的数据线按名并联，再按次序接到CPU数据线的低8位。 （3）将两个芯片的OE/并在一起后接至系统控制总线的存储器读信号，而它们的片选信号分别接地址译码器的不同输出，地址译码器的输入则由系统地址总线的高位来承担。,当存储器工作时，根据高位地址的不同，系统通过译码器分别选中不同的芯片，低位地址码则同时到达每一个芯片，选中它们的相应单元。在读信号的作用下选中芯片的数据被读出，送上系统数据总线，产生一个字节的输出。,第四章,微机及测控技术,例3：用1K

22、4的2114芯片构成2K8存储器系统。,第四章,微机及测控技术,例3：用1K4的2114芯片构成2K8存储器系统。,第四章,微机及测控技术,（1）每个芯片的10条地址线接至系统地址总线的低10位，以实现芯片内部寻址1K个单元，每组两个芯片的4位数据线分别接至系统数据总线的高/低四位。 （2）为了实现组的选择，用地址码的A10、A11经译码后的输出，分别作为两组芯片的片选信号，每个芯片的WR/直接接到CPU的读/写控制端上，以实现对存储器的读/写控制。,第四章,微机及测控技术,例4：一个存储器系统包括2KB RAM和8KB ROM，分别用1K4的2114(RAM)芯片和2K8的2716芯片(RO

23、M)组成。要求ROM的地址从1000H开始，RAM的地址从3000H开始。,第四章,微机及测控技术,例4：一台8086微机系统，需16K*8位存储系统，其中ROM为8KB，RAM为8KB，地址空间从0000H开始连续编地址，要求低8KB地址空间为ROM，高8KB地址空间为RAM。若ROM选用2716（2K*8位），RAM选用2114（1K*4位），试设计并画出存储器结构图。,第四章,微机及测控技术,1、设某计算机要用32K*4的动态RAM存储器芯片扩展128K*8的存储器。请回答： (1)扩展该存储器系统共需要几片RAM芯片？ (2)每块芯片应该有多少根数据线和多少根地址线？ (3)试画出存储器的组成图，并与8088CPU连接。 2、将一个8088微机系统再用16K*8的存储器芯片，它占的地址为D0000H至D7FFFH，试画出该存储器与CPU的接口图。 3、用16K*8的SRAM存储器芯片组成的64K字节的RAM存储器电器，试回答下列问题： (1)试画出存储器的组成图，并与CPU连接，要求所组成的存储器空间从10000H开始并且是连续的。 (2)求各存储器的地址范围。,第四章,微机及测控技术,4.5