接口技术讲稿第1-2章.ppt_第1页
接口技术讲稿第1-2章.ppt_第2页
接口技术讲稿第1-2章.ppt_第3页
接口技术讲稿第1-2章.ppt_第4页
接口技术讲稿第1-2章.ppt_第5页
已阅读5页,还剩30页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、计算机科学技术大学体系结构中心,第1,5章8086/8088工作原理,计算机科学技术大学体系结构中心,第2,内容摘要,8086/88CPU针定义8086/88CPU巴士周期和运行时序8086/88CPU工作模式8086计算机科学技术大学体系结构中心,针脚定义,计算机科学技术大学体系结构中心,4,8086/88针说明,8086336016位微处理器,16位外部计算机总线8088336016位微处理器,8位外部计算机总线AD15-AD0分时多路复用地址(ALE=1)/计算机总线(AD15-AD0分时多路复用地址)数据和地址针多路复用巴士复用的目的是使用巴士复用方法,以减少外部针数8088 /808

2、6CPU的数据地址行。计算机科学技术大学体系结构中心,7,8086/88针功能(继续);高平表示通过地址数据总线上的地址DT/R资料传输/接收控制信号DEN数据,信号INTR牙齿1,IF=1,CPU正在准备中断服务。执行当前命令后,INTA更改为低电平以响应中断。计算机科学技术大学体系结构中心,8,8086/88针功能(继续),INTA中断响应信号NMI非屏蔽中断信号。沿有效CLK主时钟信号上升。8088的工作时钟为5MHz。VCC电源,5V GND接地,0V,计算机科学技术大学体系结构中心,9,8086/88针功能(继续),MN/MX操作模式选择信号BHE巴士高字节有效。在读取或写入操作过程

3、中,为信号准备高8位READY以使用数据总线。用于在CPU的巴士周期中插入待机状态。牙齿信号由存储或I/O设备生成。重置信号。高水平持续4个时钟周期以上。计算机科学技术大学体系结构中心,10,8086/88针功能(继续),测试信号。CPU发出WAIT命令时,每5个CLK检测一个针脚,如果为1,则等待。否则,运行以下命令:如果使用辅助处理器8087,则可以通过插针和WAIT命令使8088和8087的操作保持同步。HOLD巴士请求信号HLDA巴士请求响应信号RO/GT1和RO/GT0用于在大模式下请求/验证DMA操作。、计算机科学技术大学系统命令前缀激活。QS1和QS0队列状态信号。用于标识内部指

4、令队列的状态。计算机科学技术大学体系结构中心,12,8086/88针功能(继续),S7,S6,S5,S4,S3,S2,S1,S0 S7等于1,S6等于0 S5等于IF S4,S2巴士周期和计时、计算机科学技术大学体系结构中心、15、基本概念、计时是信号,巴士周期是CPU完成对存储(或I/o通信端口)的一次访问所需的时间。对于8086/88CPU,默认巴士周期由4个时钟周期(T1T4)组成。牙齿时钟周期也称为t状态。Ti包括在两个巴士周期之间插入的空闲时钟周期、计算机科学技术大学体系结构中心、16,8086/88的巴士周期、存储写巴士周期存储读取巴士周期I/O写巴士周期I/O读巴士周期中断响应周

5、期巴士请求和响应周期、计算机科学技术大学体系结构中心、17,8086写总线周期计算机技术大学体系结构中心、18,8086写总线周期计算机科学技术大学体系结构中心计算机科学技术大学体系结构中心,20,8086定时(继续),DT/R T2状态在T3的最前端采样READY、WR和DEN信号T3状态,在低电平的情况下,在T3后插入待机状态Tw(等于T3)。、计算机科学技术大学体系结构中心,21,8086定时(继续),T4状态T4的尖端采样计算机总线。然后所有巴士信号失效,准备下一个巴士周期。计算机科学技术大学体系结构中心,22,使用READY信号线,访问T3、Tw、8086较慢的存储或I/O设备时,必

6、须在T3和T4之间插入至少一个待机状态Tw。存储或I/o设备控制是否通过READY信号插入Tw状态。Sampled again,计算机科学技术大学体系结构中心,23,3。工作模式,计算机科学技术大学体系结构中心,24,两种茄子工作模式:最大和最小模式。最低模式:系统只有8086/8088个处理器。牙齿系统中的所有巴士控制信号直接在8086/8088生成,从而将系统的巴士控制逻辑电路最小化。最大模式:可以包含多个处理器。一个是主处理器,另一个是辅助处理器(支持主处理器操作)。与8086/8088CPU一起使用的辅助处理器主要是数值运算辅助处理器8087和输入/输出辅助处理器8089。打开电源时,如果设置微处理器针MN/MX级别,微处理器将处于最小或最大模式,8086CPU操作模式,计算机科学技术大学体系结构中心,25,Bus,计算机科学技术大学体系结构中心,26,具有三状态缓冲区的8位数据锁定内存8282,计算机科学技术大学体系结构中心ALE WR M/IO DT/R DEN INTA HOLD HLDA需要添加8284巴士控制器以生成适当的控制信号。计算机科学技术大学体系结构中心,30,最大模式,A16-19,计算机科学技术大学体系结构中心,31,8288巴士

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论