第6章 逻辑门电路.ppt

1、第6章 逻辑门电路,本章主要内容,（1）基本门电路的结构和逻辑功能 （2）集成门电路 （3）逻辑门电路的性能指标 （4）常用逻辑门的图形符号,6.1 基本逻辑门电路,基本逻辑门电路就是实现一些基本逻辑运算的电路。基本的逻辑运算可以归结成“与”、“或”、“非”三种。所以最基本的逻辑门电路就是“与”门、“或”门和“非”门。 对于数字电路的初学者来说，从分立元件的角度来认识门电路到底怎样实现“与”、“或”、“非”的逻辑功能和工作原理，是非常直观和易于理解的。所以，在下面的讨论中，分别给出相应的分立元件的电路原理图。 6.1.1 二极管“与”门 二极管“与”门电路原理图如图6.1所示。,图中A、B代表

2、“与”门的输入，F代表输出。如果约定+5V电压代表逻辑值1，0V电压代表逻辑值0，并且假定二极管的正向导通电阻为0，反向截止电阻无限大，那么经过分析可得图6.1所示电路的输入、输出逻辑关系为： F=AB “与”门的图形符号如图6.2所示。 图6.1 二极管“与”门电路 图6.2 “与”门图形符号,6.1.2 二极管“或”门,二极管“或”门电路原理图如图6.3所示。其图形符号如图6.4所示。 图6.3 二极管“或”门电路 图6.4“或”门图形符号 “或”门电路的输出F和输入A、B之间的逻辑关系表达式为： F=A+B,6.1.3 “非”门,“非”门也叫反门，或叫反相器。它的电路原理图如图6.5所示

3、。非门的图形符号如图6.6所示。 图6.5 “非”门电路 图6.6 “非”门图形符号 假定三极管导通时其集电极输出电压为0V，三极管截止时其集电极输出电压为+5V，那么经过分析可得图6.6所示电路的输入、输出逻辑关系为： F=A*,6.1.4 “与非”门,把二极管“与”门的输出接至“非”门的输入，就组成一个“与非”门电路，如图6.7所示。“与非”门的图形符号如图6.8所示。 图6.7 “与非”门电路 图6.8 “与非”门图形符号 “与非”门的输入、输出逻辑关系表达式为： F=(AB)*,6.2 集成门电路,如果把每种电路所需要的全部元件和连线都制造在同一块半导体芯片上，再把这一芯片封装在一个壳

4、体中，就构成了集成门电路，一般称之为集成电路(Integrated Circuit,IC)，如图6.9所示。 集成电路比分立元件电路有许多显著的优点，如体积小、耗电省、重量轻、可靠性高等。所以集成电路一经出现，就受到人们的极大重视并迅速得到广泛应用。,图6.9 集成电路 根据在一块芯片上含有的门电路数量的多少(又称集成度)，集成电路可分为小规模集成电路SSI、中规模集成电路MSI、大规模集成电路LSI和超大规模集成电路VLSI。,构成集成电路的半导体器件主要有两大类：一类是利用半导体中两种载流子(电子和空穴)参与导电的双极型器件。另一类是只利用半导体中一种载流子(多数载流子)参与导电的单极型器

5、件。 TTL集成电路是双极型集成电路的典型代表，TTL是晶体管-晶体管逻辑电路(Transistor -Transistor Logic)的缩写。 下面首先介绍几种常用的TTL集成门电路，然后简单介绍发射极耦合逻辑电路(ECL)和MOS电路的特点。,6.2.1 TTL“与非”门,图6.10是一个典型的TTL“与非”门电路原理图。 图6.10 TTL“与非”门电路,图6.10所示电路大体上由三部分组成。 第一部分，是由多发射极晶体管T1所构成的输入“与”逻辑； 第二部分，是由T2组成的分相放大器，T2的集电极上输出反相信号给T3，发射极上输出同相信号给T5； 第三部分，是由T3、T4、T5构成的

6、推拉式输出电路，用以增加该“与非”门电路的输出负载能力和抗干扰能力。 通常，若用逻辑值1代表高电平，用逻辑值0代表低电平，称为正逻辑；反之，如果用逻辑值0代表高电平，用逻辑值1代表低电平，则为负逻辑。,分析该电路的输入输出逻辑特性可知: 在正逻辑和负逻辑的不同情况下，同一个图6.10 所示TTL电路的逻辑功能是不相同的。 正逻辑：为“与非”门，其逻辑表达式是F=(ABC)* 负逻辑：为“或非”门，其逻辑表达式是F=(A+B+C)* 一般地说，同一个TTL门电路，在正逻辑情况下如果是“与”门，则在负逻辑情况下，它为“或”门；反之，如果在正逻辑情况下它是“或”门，则在负逻辑情况下，它为“与”门。,

7、6.2.2 TTL门电路的其他类型,在TTL门电路的系列产品中，除了“与非”门以外，还有其他几种类型的TTL门电路，如“与或非”门、“异或”门、集电极开路门、三态门等。 1“与或非”门 图6.11 “与或非”门的图形符号 “与或非”门的输出F的逻辑表达式为： F=(AB+CD)*,2“异或”门 “异或”门(Exclusive OR gate)用以实现两个逻辑变量的“异或”运算，其输出表达式为： F=AB*+A*B=AB 式中的运算符号“”就是“异或”运算，也称“模2加”。 “异或”门的图形符号如图6.12所示。 图6.12 “异或”门的图形符号,3.集电极开路门 在TTL门电路的使用中有一个禁

8、忌，即普通TTL门电路的输出端不能并联相接，即不能把两个或两个以上这样的门电路的输出端相接在一起。 这是因为，这样做不仅从逻辑功能上不能明确并联相接后输出端的逻辑含义，而且从电路特性方面说也是不允许的，因为由此会造成门电路器件的损坏。 对于图6.10所示的TTL“与非”门电路，如果将其输出端加以特殊处理，使输出管T5的集电极开路，即变成了集电极开路门，如图6.17所示。如果再通过外接负载电阻RL使开路的集电极与+5V电源接通，并让两个或两个以上这样的门电路的输出端并联相接，就能使输出F有确定的逻辑含义。,图6.18表示了这样并联相接后的逻辑电路图，图中在普通“与非”门的图形符号角上打一斜杠表示

9、为集电极开路门。 图6.17 集电极开路门 图6.18 集电极开路门输出并联相接,图6.18所示电路的输出函数表达式为： F=(AB)*(CD)*=(AB+CD)* 由于集电极开路门本身所具有的特点，常被应用在一些专门的场合，如数据传输总线、电平转换及对电感性元件的驱动等。,4.三态门 三态门与普通的门电路不同。普通门电路的输出只有两种状态，要么高电平(即逻辑1)，要么低电平(即逻辑0)。 三态门的输出有三种可能状态，它们是：(1) 高电平(逻辑1)；(2) 低电平(逻辑0)；(3) 高阻状态(也称浮空状态)。 第三种状态，是使原来的TTL门电路的T3、T4和T5管均处于截止状态，从而使输出端

10、呈现出极高的电阻，称这种状态为高阻状态。,为使TTL电路能够转入高阻状态，还需要增加一些专门的电路措施和一个新的控制端，称为ED端，通过10逻辑电平来控制，如同6.19所示。 图6.19 三态门 图6.20 另一种E/D控制的三态门,当ED=1时，该门电路像普通TTL“与非”门一样正常工作。当ED=0时，输出处于高阻态。 还有的在控制端上加一个小圆圈，表示ED端的控制作用与图6.19所示的相反，即当ED=0时，该门相当于普通TTL“与非”门一样正常工作；当ED=1时，输出处于高阻态，如图6.20所示。 当三态门输出端处于高阻状态时，该门电路表面上仍与整个电路系统相接，但实际上对整个系统的逻辑功

11、能和电气特性均不发生任何影响，如同没把它接入系统一样。,利用三态门的上述特性可实现不同设备与总线的连接控制，如图6.21所示。由图可见，只要使其中的某一个控制信号为1，即可实现相应的设备与总线相连。当然在某一时刻内，只能使一个控制信号为1；否则。总线上的信号将发生混乱。 图6.21 利用三态门实观不同设备与总线的连接,另外，三态门也可方便地应用于双向信息传输的控制上，如图6.22所示。 图6.22 利用三态门实现双向传输控制 当希望B2B1时，只要使： G1有效(正常工作)，令它的E/D=1； G2高阻态(第三态)，令它的E/D=0。 当希望B1B2时，只要使： G1高阻态(第三态)，使其E/

12、D=0； G2有效(正常工作)，使其E/D=1。,一个由三态门控制的具有双向I/O(输入/输出)功能的数码寄存器电路如图6.23所示。由图可见，当允许输入信号为1时，数据将被送入数码寄存器；当允许输出信号为1时，数据将由数码寄存器送出。同样，允许输入信号和允许输出信号不能同时为1。 图6.23 具有双向I/O功能的数码寄存器电路,6.2.3 ECL门电路,为了进一步提高门电路的工作速度，缩短平均时延，人们研制了另一类使晶体管器件根本不进入饱和状态的逻辑电路，叫作发射极耦合逻辑电路(Emitter Coupled Logie)，简称ECL电路。ECL电路仍属于双极型半导体器件。 ECL电路中的晶

13、体管只工作在放大态和截止态，不进入饱和态，所以它的突出优点是速度快。它的缺点是功耗较大，又由于晶体管工作于放大态时容易把输入的干扰信号也相应放大，因而电路的抗干扰能力降低了。 ECL电路一般应用于主要目标是高速度，对功率消耗不作为主要考虑，而且抗干扰措施比较好的场合。某些高速大型计算机采用ECL逻辑电路。,6.3 MOS门电路,以MOS管作为开关元件的门电路叫做MOS门电路。同双极型的TTL集成逻辑门电路一样，MOS器件也有各种各样的集成逻辑门电路，如“与”门、“或”门、“非”门、“与非”门、“或非”门等。就逻辑功能而言，它们与TTL门电路并无区别。 MOS电路的最基本逻辑单元是反相器(“非”

14、 门)。由MOS管构成的反相器电路如图6.25所示。 图6.24 MOS三极管 图6.25 MOS管反相器,MOS管反相器的漏极负载不是像双极型三极管反相器那样用电阻作负载，而是用一只MOS管作负载，称其为负载管。因为MOS电路中要在半导体晶片上制造一个MOS管要比制造一个电阻容易，而且所占的面积要小得多。 MOS电路的一个突出优点是功耗低。由于MOS管的栅极和源极、漏极之间并不存在直接通路，所以器件的输入阻抗极高。 MOS电路的另一个优点是尺寸小，在相当于一只双极型晶体管所占的面积上能制作50只MOS管。 MOS电路的主要缺点是工作速度较TTL电路低。,6.4 逻辑门电路的性能指标,6.4.

15、1 输出高电平(VOH)和输出低电平(VOL) TTL“与非”门的输出高电平VOH是指当输入端有一个(或几个)接低电平时，门电路的输出电平。其典型值为3.6V，指标为VOH3V。 TTL“与非”门的输出低电平VOL是指在额定负载下，输入全为高电平时的输出电平。VOL的指标为VOL0.35V。 6.4.2 关门电平(VOFF)、开门电平(VON)和阈值电平 (VT),通过实验可以测出，一个门电路的输出电平随着输入电平的变化而变化，并且反映出一定的对应关系，反映这种输入输出电平对应关系的函数曲线称为门电路的电压传输特性曲线。 TTL“非”门的电压传输特性曲线，如同6.26所示。 图6.26 TTL

16、“非”门电压传输特性曲,从该曲线可以看到，当输入电平V1由0V向高变动时，输出电平VO在开始的一段基本保持高电平不变；而当V1超过某一数值VOFF后,VO就迅速下降达到低电平，并且当V1由VON继续增加时,VO基本保持低电平不变。 只要输入电平在VOFF 以下就可以使输出保持在稳定的高电平,而只要输入电平在VON以上就可以使输出保持在稳定的低电平。 输入电平VOFF和VON是使输出电平发生急剧变化的转折点。其中，VOFF称作关门电平，它是指在保证输出为额定高电平的90%条件下所允许的最大输入低电平值。 VON称作开门电平，它是指在保证输出为额定低电平时所允许的最小输入高电平值。,从图6.26还

17、可以看出，电压传输特性曲线的转折区所对应的输入电压，是输出为高电平还是低电平的分界线。这个输入电压叫做阈值电压或门槛电压，并用VT表示。 转折区所对应的输入电压，实际上有一定的范围。所以，通常把阈值电压VT定义为转折区中间那一点所对应的输入电压值。 阈值电压VT是门电路的一个重要特性参数。在电路的分析计算中，常把它作为决定门电路工作状态的关键值。当V1VT时，就认为门电路饱和，输出为低电平；当V1VT时，就认为门电路截止，输出为高电平。,6.4.3 平均延迟时间 平均延迟时间(tpd)是一个反映门电路工作速度的重要指标。 一个脉冲信号通过电子器件，其输出信号相对于输入信号总会有时间上的延迟，这

18、是由器件本身的物理特性所决定的。 以反相器为例，它的输入信号和输出信号时间关系如图6.27所示。其中tdr由为前沿延迟时间，tdf为后沿延迟时间。通常取二者的平均值作为这种门电路的时间延迟指标，即平均延迟时间 tpd = (tdr+ tdf) /2,图6.27 反相器的时延,6.4.4 扇入系数 (Ni) 和扇出系数 (No) 扇入系数(Ni)：是指符合门电路各项规定参数的输入端数。 扇入系数是在门电路制造时已被决定。在使用时需要注意的是对多余输入端的处理，比如对“与非”门，应把空闲不用的输入端接为高电平，以防止各种干扰信号由它串入。 扇出系数(No): 是指一个门电路所能驱动的同类门的数目。,6.4.5 空载导通电源电流 (ICCL) 和空载截止电源电流 (ICCH) 空载导通电源电流ICCL是指输入端全部悬空，“与非”门处于空载导通(T5导通)状态时，电源供给的电流。 空载截止电源电流ICCH则是在输入端接低电平，“与非”门处于空载截止(T5截止)状态时，电源供给的电流。 根据ICCL、ICCH和VCC的值，很容易求出空载导通功耗Pon和空载截止功耗 Poff 。 Pon=VCCICCL Poff=VCCICCH,6.5 常用逻辑门的图形符号,下面给出常用逻辑门的图形符号汇总图，如图6.28所示。 图6.28