微机原理(第四章 存储器系统).ppt

1、1，2020年七月二十七日，微电脑原理，南京理工大学，2012年，2，2020年七月二十七日，讲师：银大洪水，制作人3360银大洪水，信箱：3，2020年七月27日4.1概述4.2读写内存RAM 4.3只读内存容量：存储系统的容量越大，可以存储的信息杨怡越多，该电脑系统的功能就越强大，因此存储容量是存储系统的第一个性能指标。速度：存储的访问速度始终比高速CPU慢一到两个，因此会影响整个系统的工作效率。成本：这也是衡量存储系统的重要性能指标。4.1概述，6，2020年七月27日，为了同时考虑上述三个茄子方面，一般采用高速缓冲内存、主存储和辅助存储的三阶段存储结构。速度接近缓存的速度。容量接近辅助

2、内存的容量。比特费用接近廉价、缓慢的辅助平均价格。牙齿章节重点介绍了半导体存储器的工作原理、电脑主内存的配置和工作过程、存储的层次结构。主要可以按7，2020年七月27日、4.1.1存储分类、1存储构成的部件和存储介质划分为构成分类存储的部件和存储介质。磁芯存储器、半导体存储器、光存储器、磁薄膜、气泡和其他磁表面存储器、光存储器等，自20世纪50年代起，磁芯存储器一度成为主要存储的主要存储介质。但是从20世纪70年代开始，半导体存储器逐渐取代了磁芯存储器的位置。现在大部分计算机都在使用半导体存储器。8，2020年七月27日，2按存储访问方式分类随机存取存储器、只读内存等；(1)随机内存随机访问

3、内存(RAM)随机内存(也称为读和写内存)，意味着可以通过命令随机读取和写入每个存储设备。根据存储信息的方式，随机内存可以分为静态和动态两种。静态RAM(SRAM)使用双稳定因素作为主存储设备存储信息，而动态RAM (DRAM)将信息存储为电容，因此存储在这些内存中的信息很容易丢失，需要定期刷新。9，2020年七月27日，静态RAM动态RAM，容量，大小，速度，速度，速度，整合，低，高，低，功耗，10，2020年七月27日，(2)只读内存rom一般读写存储与主存储共享相同的地址空间，因此仍然是主存储的一部分。随着半导体技术的发展，只读存储器也出现了多种类型，如可编程节目只读存储器PROM (P

4、rogrammable ROM)。可删除的可编程只读内存可拆卸的可编程内存(EPROM)和传记可删除的只读内存电子Eras可编程内存(EEPROM)，以及最近开发的闪存(闪存)，11，2020基本存储速度高，但容量小，每个价格高。辅助存款速度慢，容量大，每人价格低。缓冲内存徐璐用于具有不同运行速度的两个部件之间，在交换信息的过程中充当缓冲。4根据断电时存储的信息是否容易丢失，将分类分为非易失性内存和非易失性存储。半导体存储器(DRAM、SRAM)是成本理性的。磁表面内存(如磁带和磁盘)是非易失性状态。，12，2020年七月27日，13，2020年七月27日，4.1.2存储系统结构，14，202

5、0年七月27日，存储系统由六部分组成，两个存储单元基本存储单元只能存储一个二进制信息：要保留MN个二进制信息，必须使用MN个基本存储设备。由这些基本存储设备组成的数组称为存储或存储矩阵。例如，8k8在存储中总共有8k个存储设备，每个存储设备保存8位二进制数据。810248=65536基本存储单元，15，2020年七月二十七日，三地址解码器存储系统由许多存储单元组成，CPU在读取和写入存储单元时，必须首先通过地址总线发送所需访问存储单元的地址代码。地址解码器的作用是接受和解码地址信号，并选择对应于该地址代码的存储设备，对该设备执行读写操作。记忆体位址解码有单解码和双解码两种茄子方法。单个解码单个

6、解码方式(也称为字符结构)将所有地址代码仅翻译为一个电路，代码输出的选择线直接选择相应的存储设备。牙齿方法需要更多的选择线，并且仅适用于容量较小的存储。16，2020年七月二十七日，(2)双解码在双解码结构中，将地址转换器分为行转换器(也称为X解码器)和热解码器(也称为Y解码器)，如下图所示。假设17，2020年七月27日(例如，地址信号是10个单位的解码方式：2n1024个解码输出线)。双解码方法：分为两组，每组5位，行解码后的输出线为2532条。列解码输出线也为2532条。总共64个解码输出线。大容量存储系统通常使用双解码方法。18，2020年七月二十七日，4个选择和读写控制电路片选择信号

7、用于实现内存筹码选择。只有在切片选择信号有效的情况下，才能执行读写操作。选择存储设备时，必须首先选择片，然后选择与芯片上的地址相对应的存储设备。片选择信号通常由地址解码器的输出和一些控制信号形成。读/写控制电路用于控制对芯片的读/写操作。5I/O电路I/O电路位于系统数据总线和选定的存储设备之间，用于控制信息的读取和写入。如果需要，还可以包括I/O信号的驱动和放大处理功能。6其他周边电路聚合电极开放、三态输出缓冲、刷新操作的控制电路等，19，2020年七月二十七日，4.1.3存储的性能指标，1，存储容量内存容量是所有存储设备的数量，即字节数。或者，可以存储的二进制信息总量，即存储的信息总位(b

8、it)数。2、访问速度存储的速度直接影响计算机的速度。访问速度可以通过访问时间和存储周期时间参数来衡量。3、可靠性存储的可靠性是以平均平均故障间隔时间(Mean Time Between Failures，MTBF)来衡量的。4、电力消耗内存芯片正常工作时消耗的电力可以表示为一个存储设备或整个芯片的电力消耗。20，2020年七月二十七日，读写内存分为静态RAM和动态RAM。4.2.1静态RAM (SRAM) 1基本存储设备静态RAM的基本存储设备是由两个改进的NM0S逆变器交叉耦合组成的触发器。由于每个基本存储设备由6个MOS管道组成，因此静态存储电路也称为6个静态存储电路。4.2读写内存RA

9、M，21，2020年七月27日，6个静态存储单元，T1，T2配置控制管T3，T4配置负载管T5，T6配置门控制，22，2020年七月27日，静态存储电路结构配置原理图，23芯片内部结构存储矩阵地址解码器I/O控制电路筹码选择和读取、写入控制电路，24，2020年七月27日，(2)英特尔2114的外部结构英特尔2114 RAM内存芯片是双列直插集成电路芯片，共18针。A0-a9: 10地址信号输入端号；I/O1i/O4: 4个数据I/O信号针脚：读写控制信号输入针脚；筹码选择信号输入针脚；5V:电源供应器：GND:土地；25，2020年七月27日，4.2.2动态RAM (DRAM) 1动态RAM

10、基本存储设备动态RAM的基本存储设备，由MOS管T1及其网格上的分布容量C组成。如果在栅极电容器C上充电，则意味着存储装置存储信息“1”。相反，当栅极电容器没有电荷时，其单位意味着存储信息“0”。动态RAM存储设备基本上依靠T1管栅电容器的充放电原理存储信息，电容中存储的电荷泄漏。使用动态RAM时，必须及时向“1”牙齿存储的存储设备补充电荷，以保持信息的存在。牙齿过程称为动态存储的刷新操作。26，2020年七月27日，2动态RAM记忆体筹码Intel 2164 a Intel 2164 a是64K1动态RAM记忆体晶片，其他常见的晶片为Ietel 21256/21464等。(1)英特尔2164

11、a的内部结构，27，2020年七月27日，存储：64K1的存储由4个128128阵列组成。地址锁定(8位):英特尔2164A使用双解码方法，16位地址信息提供给芯片两次，通过同一组针脚接收两次，因此筹码内部具有锁定8位地址信息的地址锁定。数据输入缓冲区(1位):准备输入数据数据数据输出缓冲区(1位):用于准备要输出的数据。1/4I/O门电路：由行和列地址信号的最高位控制，并选择相应的4个存储矩阵之一执行输入/输出操作。例如：A7(行)A7(列)选择128*128矩阵0左上0 1右上1 0左下1右下1，28，2020年七月27日，行，列时钟缓冲：用于控制行，列地址调整的可选通信号写允许时钟缓冲：

12、用于控制芯片的资料传输方向128读出放大器：接收和放大由行地址选择的4128个存储设备的信息，并将其写回原始存储设备以执行刷新操作。第1/128行，列解码器：分别接收7位行，列地址，选择128128个存储设备之一进行读/写操作。29，2020年七月27日，(2)Intel 2164 a的外部结构：Intel 2164 a是具有16个针脚的双列直插式晶片。A0A7:地址信号的输入端号；线路地址选择通讯号码输入针脚；列地址选择通讯号码输入针脚；允许写入控制信号输入端号。DIN:数据输入端号；DOUT:数据输出端号；VDD: 5V电源针脚：Vss:土地；30，2020年七月27日，4.3.1掩码MR

13、OM图标44位MOS ROM存储阵列，单个解码方法。有两个地址输入。解码后输出的四个单词选择线为行，输出的水印为列线，行和列的交叉点为管道为“0”，没有管道的情况下为“1”，交叉连接由制造时二次光刻的图形掩码确定，一旦芯片制作完成，用户就不能更改结构。存储的信息在断电后不会丢失，而是永远保留。4.3只读内存ROM，31，2020年七月27日，4.3.2可编程PROM PROM内存出厂时，存储器中的每个字符与水印的交集是两个反向连接二极管的PN结，在字线和水印之间不通，因此该存储器中的所有存储内容都是。如果用户需要编写程序，则通过专用PROM记录电路，生成足够的电流以穿透要写入“1”的存储位中的

14、二极管，从而使牙齿PN结短路，仅正向二极管穿过连接线和水印。牙齿位表示写“1”。另外，在用户编程时，还存在一个保险丝式PROM，其目的是通过专用写入电路生成脉冲电流，燃烧指定的保险丝，写入“1”。记录过程称为固化程序，PROM设备只能固化程序一次，数据记录后不能再更改。32，2020年七月27日，4.3.3可删除的可节目EPROM 1基本存储电路可删除的可节目ROM也称为EPROM。牙齿EPROM电路在N型基板上扩展了两个高浓度P型区域，分别引导源极(S)和泄漏极(D)，在源极和泄漏极之间有一个多晶硅做成的晶格，但它漂浮并被绝缘物SiO2包围。工厂市富公极没有电荷，管内没有电导率，原极和漏极之

15、间没有导电性。此时存储在存储设备上的信息表示“1”。33，2020年七月27日，如果要在编程时在牙齿设备上保存信息“0”，在泄漏和源极之间添加25V电压，再添加编程脉冲信号(宽度约50ns)，在泄漏和源极之间瞬间穿透，电子将通过SiO2绝热材料注入浮动格栅，浮动格栅由SiO2绝热材料包围，注入的电子不泄漏，浮动要清除存储设备上存储的信息，必须释放浮动网格的负电荷。用一定波长的紫外线照射悬浮的栅格，负电荷能得到足够的能量，摆脱SiO2的包围，向光电流发射，在圆极化和泄漏极之间没有导电性。将保存的信息恢复到“1”状态。牙齿单位可以重新编程。EPROM内存芯片上有石英玻璃窗口，紫外线就是通过牙齿窗口照亮内部电路，清除信息，一般需要用紫外线l520分钟来清除信息。2EPROM筹码Intel 2716 Intel 2716，34，2020年七月27日，是2K8的EPROM记忆体筹码、双内嵌封装、24个针脚。其他典型的芯片包括Ietel 2732、Ietel 2764、Ietel 27256等。筹码内部结构存储阵列；存储阵列由2K8个浮动栅极MOS管组成。7位线地址解码器；4列地址解码器；允许输出