微处理器20080909

1、第三章 微处理器及其结构,内容：8086/8088微处理器的内部结构、外部特性、存储器组织和 8086微处理器的工作时序 Intel 80 x86微处理器简介,微处理器的性能指标主要体现在以下几方面： （1）字长：与数据总线的根数和内部寄存器、运算器的位数相同。字长应该是字节的整数倍，如16位，字长越长，精度越高。 （2）主频、外频、倍频：三者的关系为：主频外频倍频。 （3）地址总线的宽度：决定微处理器可以直接访问的存储器物理空间，对于8086/8088微处理器，地址线的宽度为20位，最多可以直接访问1MB的物理空间。 （4）主存容量：指主存储器中RAM和ROM的容量总和。 （5）高速缓存：C

2、ache的存取速度与微处理器的主频相匹配。,例如： Intel 8086CPU：16位微处理器 采用HMOS工艺制造的 16根DB（字长为16） 20根AB(可寻址的地址空间达220即1M字节)。 单一 5V 电源 单相时钟， 时钟频率为5MHz 能与其他处理器组成多处理器系统。 Intel 8088CPU：准16位微处理器：内部寄存器、内部运算部件以及内部操作都是按16位设计的，但对外的数据总线只有8条。,第一节 8086/8088微处理器的内部结构,执行部件EU的作用：负责执行指令、形成有效地址EA。EU 包括4部分： 运算器用于算术逻辑运算和形成有效地址 标志寄存器用来存放反映ALU运算

3、结果的状态和一些控制标志。 通用寄存器包括AX，BX，CX，DX，SI，DI，BP，SP 控制单元用于译码，形成控制信号。,总线接口部件BIU的作用：预取指令、形成实际地址PA、输入输出数据。BIU主要由5部分组成： 指令队列缓冲器：暂存指令。采用“先进先出”的原则顺序存放。 指令指针寄存器IP：存放下一条将要取的指令的有效地址。 总线控制逻辑：根据指令控制总线的分时使用。 段寄存器：用来存放每种段的首基址，有DS、ES、DS、SS四种。 地址产生器：用来形成20位的实际地址PA。 PA=段寄存器左移4位+有效地址EA。即：,注意：“左移4位”中这个位是指二进制位，而非十六进制位。左移 4 位

4、二进制数相当于左移 1 位十六进制数。,例：（CS）=2000H，（IP）=2344H则PA=(CS)左移4位+(IP) =20000H+2344H =22344H,总线接口部件BIU和执行部件EU并不是同步工作的， 两者的动作管理遵循如下原则： 每当8086的指令队列中有2个空，BIU就会自动把指令取到指令队列中。 EU从指令队列取出一条指令，并用几个时钟周期去分析、执行指令。 当指令队列已满，而且EU对BIU又无总线访问请求时，BIU便进入空闲状态。 在执行转移、调用和返回指令时，指令队列中的原有内容被自动清除。,指令的一般执行过程： 取指令 指令译码 （前2步合称为取指） 读取操作数 执

5、行指令 存放结果 （最后3步统称指令执行）,二、指令的流水线,串行工作方式：,8088以前的CPU采用串行工作方式： 1） CPU访问存储器(存取数据或指令)时要等待总线操作的完成 2） CPU执行指令时总线处于空闲状态 缺点：CPU无法全速运行 解决：总线空闲时预取指令，使CPU需要指令时能立刻得到,取指令 1,执行 1,取操 作数2,执行 2,CPU,BUS,忙碌,忙碌,忙碌,忙碌,存结果 1,取指令 2,16位CPU（8086/8088）,t,忙,忙,忙,忙,忙,总线BUS,t,取指1,取指4,取指3,取指2,取指5,BIU,执行1,执行2,执行5,执行3,执行4, , , ,t,EU,

6、CPU,并行工作方式,8088的指令执行过程,三、8086的内部寄存器,含14个16位寄存器，按功能可分为三类 8个通用寄存器（通用Regs） 4个段寄存器 （Seg Regs） 2个控制寄存器（Con Regs）,专用Regs,BX与BP在应用上的区别,相同点: 作为通用寄存器， 二者均可用于存放数据； 不同点: 作为基址寄存器， BX通常用于寻址数据段； BP通常用于寻址堆栈段。 BX一般与DS或ES搭配使用; BP一般与SS搭配.,标志寄存器 16位寄存器，其中有7位未用。,D0,1-有进、借位 0-无进、借位,标志寄存器中的状态标志的状态表示符号,例：说明运算结果对标志位的影响,段寄存

7、器,存储器分段原因：16位地址寄存器与20位地址总线之间的矛盾。 段的起始地址特征：实际地址的低4位（二进制）为零。实际地址的高16位称为段基址。段内偏移地址（有效地址）。段基址*16=段起始地址。 段的最大长度：64K。（与16位寄存器相对应） 段的分类：分四大功能段：数据段、代码段、堆栈段和附加段。段寄存器存放当前段的段基址。 CS：代码段寄存器，代码段用于存放指令代码 DS：数据段寄存器 ES：附加段寄存器 数据段和附加段用来存放操作数 SS：堆栈段寄存器 堆栈段用于存放返回地址，保存寄存器内容，传递参数,程序设计级模型,AX,BX,CX,DX,SI,DI,BP,SP,FR,DS,CS,

8、SS,ES,IP,14个16位的寄存器,8086的工作模式,最大模式：有多个微处理器 最小模式：仅有8086一个微处理器,第二节 8086/8088CPU的外部特性,基本概念, 有效电平 指引脚起作用时的逻辑电平。有些信号是低电平有效，也称作负逻辑，有些信号是高电平有效，也称作正逻辑。, 三态 是指引脚除了能正常的输入或输出高、低电平之外，还能输出高阻状态 。,8086CPU引脚及功能,40根引脚 分时复用 1。AD0AD15：T1A（三态输出）；T2T4D（三态双向） 2。A16/S3A19/S6：T1A；T2T4状态 3。VCC，GND，GND 4。控制总线：17根,地址锁存器,存储器,I

9、/O芯片,VCC,最小模式,最大模式,8088与8086的区别:,指令预取队列：8088为4字节，8086为6字节 数据总线引脚：8088有8根，8086有16根 控制线引脚： 8088为IO/M，而8086为M/IO 8088 为SS0，而8086 的/BHE 。 8088为准16位CPU，内部DB为16位，但外部仅为8位，16位数据要分两次传送,四、存储器M寻址,物理地址 8086：20根地址线，可寻址220=1MB个存储单元 CPU送到AB上的20位的地址称为物理地址,物理地址,物理地址,. . 60000H 60001H 60002H 60003H 60004H . . .,12H,F

10、0H,1BH,08H,存储器的操作完全基于物理地址。 问题： 8088的内部总线和内部寄存器均为16位，如何生成20位地址？ 解决：存储器分段,存储器分段,段基址： 段的起始地址的高16位。 段基址*16=段起始地址。,段的起始地址特征：段的起始地址的低4位（二进制）为零或能被16整除。,逻辑地址,段基地址和段内偏移组成了逻辑地址 段地址 偏移地址(偏移量) 格式为：段地址:偏移地址 物理地址=段基址16+偏移地址,偏移地址（有效地址）： 相对于段首地址的偏移量。,BIU中的地址加法器用来实现逻辑地址到物理地址的变换 8086 可同时访问4个段，4个段寄存器中的内容指示了每个段的基地址,段基址

11、,段内偏移,物理地址,+,16位,20位,0000,默认段和偏移寄存器,8086规定了访问存储器段的规则： 此规则定义了段地址寄存器和偏移地址寄存器的组合方式，其默认规则如下表：,例：已知(CS)=1055H，(DS)=250AH，(ES)=2EF0H，(SS)=8FF0H， 数据段有一操作数，其偏移地址=0204H， 1)画出各段在内存中的分布 2)指出各段首地址 3)该操作数的物理地址=？,解： 各段分布及段首址见右图所示。,这个例子说明：段与段可以不连续 段之间可以重叠,操作数的物理地址为： 250AH10H+0204H = 252A4H,二、8086存储器的分体结构,1. 分体结构概念

12、 两个存储体：偶地址存储体+奇地址存储体，各为512KByte，共1M Byte., 字节存储：一个字节存放一个单元。 如单元00100H中的内容为34H，表示为 (00100H)34H。 字存储：一个字存于相邻两个单元，且低 位字节在低地址，高位字节在高地址， 字单元的地址以低位地址表示。 如：(00100H)1234H，(00103H)0152H 一个字可以从偶地址开始存放，也可以从奇地址开始存放。, 若字单元地址从偶地址开始，只需访问一次存储器 若字单元地址从奇地址开始，要访问两次存储器 所以，前者称规则字，后者称非规则字。,8088系统中存储器与总线连接,时序的概念：CPU各引脚信号在

13、时间上的关系。 指令周期：CPU完成一条指令所需的时间。 时序图：描述某一操作过程中，芯片/总线上有关引脚信号随时间发生变化的关系图. 一个指令周期由多个总线周期组成。 总线周期：CPU完成一次访问内存(或接口)操作 所需要的时间。 一个总线周期至少包括4个时钟周期。 时钟周期：由时钟发生器产生。是计算机内部最 小的时间单位，用Ti表示。 晶振周期：晶体振荡器输出的周期。它一般分频后 变为时钟周期，再作为内部工作单位。,8086总线时序,典型的总线周期示意,读周期总线读操作（对存储单元或I/O端口） 写周期总线写操作（对存储单元或I/O端口） 中断响应周期中断响应操作 空闲周期总线空操作,最小模式下存储器或I/O的读周期时序,单CPU系统8086读操作总线周期时序,最小模式下存储器或I/O的写周期时序,单CPU系统8086写操作总线周期时序,等待态Tw的插入,CLK,T1,T2,T3,T4,A19A16/S6S3,AD15AD0,ALE,S6 S3,A15 A0,D15 D0,低：I/O,高： M,A19A16,S7,TW,READY,最小模式下的时序操作小结,一个基本总线周期由T1T4组成； T1状