数字集成电路设计-组合逻辑电路.ppt_第1页
数字集成电路设计-组合逻辑电路.ppt_第2页
数字集成电路设计-组合逻辑电路.ppt_第3页
数字集成电路设计-组合逻辑电路.ppt_第4页
数字集成电路设计-组合逻辑电路.ppt_第5页
已阅读5页，还剩134页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、第7章 组合逻辑电路P90,集成电路设计系列,本章概要,概述 静态CMOS电路 镜像电路 C2MOS 准nMOS电路 动态CMOS电路,多米诺逻辑 双轨逻辑电路 CMOS逻辑电路的比较 多路选择器 二进制译码器 优先权译码器,本章参考书,John P. Uyemura, Introduction to VLSI Circuits and Systems, John Wiley input7:0 d; output Q3; output 2:0Q; always (d) begin Q3=1; If (d7)Q=7; elseif (d6) Q=6; elseif (d5) Q=5; elsei

2、f (d4) Q=4; elseif (d3) Q=3; elseif (d2) Q=2; elseif (d1)Q=1; elseif (d0)Q=0; else begin Q3=0; Q=3b000; end end Endmodule,HDL行为描述,7.13 优先权译码器 8位:描述,7.13 优先权译码器 8位:门级实现,7.13 优先权译码器 8位:管级实现,对于1个n位字，先设定各个位的优先权次序，用输出表示最高优先权的输入位的位置。,7.13 优先权译码器 n位,END,第7章 组合逻辑电路,提问题（1）,在管子尺寸、电路扇入均相同的情况下，静态CMOS电路中的与非门、或非门哪一个更快些？为什么？ 如果一个静态CMOS反相器的pMOS管与nMOS管的沟道尺寸一样，其上升时间和下降时间哪一个大？为什么？ 在管子尺寸、扇入均相同的情况下，准nMOS电路中的与非门、或非门哪一个输出低电平更低？为什么？ 在CMOS逻辑电路中的电路节点可能处于的逻辑状态有几种？ 与静态CMOS相比，动态CMOS有什么优点和缺点？ 时钟信号在动态CMOS电路中起什么作用？,提问题（2）,与普通的动态CMOS电路相比，

人人文库> 全部分类> 教育资料 > 幼儿教育

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论