《存储器技术》课件.pptVIP

1、第5章 存储器技术,CPU与存储器的连接,随机存取存储器,现代微机的存储体系,存储器概述,5.1 存储器概述,5.1.1. 存储器的分类 5.1.2 存储器的性能指标 5.1.3 存储器系统的结构,5.1.1 存储器的分类,按构成存储器的介质分类 按存取方式分类 按在计算机中的作用分类 按制造工艺分类,从不同角度进行分类,1按构成存储器的介质分类,磁芯存储器 半导体存储器 光电存储器 磁膜、磁泡和其它磁表面存储器 光盘存储器等,1按构成存储器的介质分类,磁芯存储器体积大、成本高、工艺复杂，现已完全淘汰。 磁表面介质和光电技术实现的存储器存储容量大、访问速度较慢、信息不易丢失，常用于计算机的外存

2、储器。 半导体存储器由于采用大规模和超大规模集成电路工艺制造，具有体积小、质量小、成本低等一系列优点而使它成为微型计算机中的主要存储器件。 本章主要讨论半导体存储器。,2按存取方式分类,RAM和ROM,（1）随机读写存储器RAM 信息可以随时写入或读出 关闭电源后所存信息将全部丢失 静态RAM采用双稳电路存储信息，动态RAM是以电容上的电荷存储信息。 静态RAM速度更快，而动态RAM的集成度更高、功耗和价格更低，动态 RAM必须定时刷新。 （2）只读存储器ROM ROM是一种在工作过程中只能读不能写的非易失性存储器 掉电后所存信息不会丢失,3按在计算机中的作用分类,主存储器 主存或内存，主要用

3、来存放活跃的程序和数据，CPU可以直接对其进行读/写操作。 辅助存储器 外存，其容量大，成本低，主要用来存放目前不活跃的程序和数据，CPU对其进行的读写操作必须通过内存才能进行。 缓冲存储器 缓存，位于主存与CPU之间，其存取速度非常快，但存储容量小，主要是完成主存和CPU之间的速度匹配。,4按制造工艺分类,双极型 读写速度快，集成度低，功耗大，价格偏高。常用于计算机中的小容量高速缓存或一些要求速度高或容量小的微机中。 金属氧化物半导体型 存取速度较慢，集成度高，功耗低，价格便宜，常用来制作多种半导体存储器。,5.1.2 存储器的主要性能指标,存储容量 存取时间 功耗 可靠性 集成度 性能/价

4、格比,(1) 用单元数位数表示，以位为单位 (2) 用字节数表示容量，以字节为单位,主要性能指标,存储容量： (1) 用单元数位数表示，以位为单位。如1K4 位 (2) 用字节数表示容量，以字节为单位，如128B 存取时间 从CPU给出有效的存储地址到存储器给出有效数据所需的时间 功耗 功耗反映了存储器耗电的多少，同时也相应地反映了发热程度（温度会限制集成度的提高）。 可靠性 指存储器对外界电磁场及温度等变化的抗干扰能力。 集成度 集成度指在一块存储芯片内能集成多少个基本存储电路 。 性能价格比 性能价格比(简称性价比)是衡量存储器经济性能好坏的综合指标。,5.1.3 存储器系统的结构,基本存

5、储单元 存储体 地址译码电路 片选与读写控制电路 I/O电路 集电极开路或三态输出缓冲器 其它外围电路,存储器系统结构示意图,存储器系统结构,1.存储体 由若干个基本存储电路按一定的规则排列起来，构成存储体 2地址译码电路 对CPU送来的地址信息进行译码，选中片内某一存储单元，在读/写信号的作用下对该单元进行读写。有两种方式，即单译码与双译码。 3片选与读写控制电路 接收片选信号及来自CPU的读/写控制信号，形成芯片内部控制信号 4数据缓冲器 用于暂时存放来自CPU的写入数据或从存储体内读出的数据。 5地址锁存器 锁存地址信息并交地址译码器，空出总线为即将传送数据作准备。,单译码方式,双译码方

6、式,2564位的存储芯片,1K1的存储芯片,单译码与双译码,第5章 存储器技术,CPU与存储器的连接,随机存取存储器,现代微机的存储体系,存储器概述,5.2 随机读写存储器RAM,5.2.1 静态RAM 5.2.2 动态RAM,5.2.1 静态RAM,基本存储单元 工作过程 静态RAM芯片Intel2114,T3、T4是负载管，T1、T2为工作管， T5、T6、 T7、T8是控制管。 该电路有两种稳定状态：T1截止，T2导通为状态“1”；T2截止，T1导通为状态“0”。,1基本存储单元,2工作过程,读操作： T5、T6、T7、T8均导通，A点与B点分别通过T5、T6管与 及 相通， 及 又进一

7、步通过T7、T8管与 及 线相通，即将电路的状态传送到 及 线上。由其电流方向或电流有无即可判定该电路存储的信息是“1”还是“0”； 写操作： 写入信号从 线及 线输入，如要写入“1”，则 线为高电平，而 线为低电平，它们通过T7、T8管和T5、T6管分别与A端和B端相连，使A=“1”，B=“0”，即强迫T2管导通，Tl管截止，相当于把输入电荷存储于Tl和T2管的栅级。,接X地址译码,3静态RAM芯片Intel2114,常用的SRAM芯片有2114（1K4）、2142（1K4）、6116（2K8）、6232（4K8）、6264（8K8）、和62256（32K8）等。,Intel 2114芯片引

8、脚功能,Intel 2114的工作时序,读操作时序,Intel 2114的工作时序,写操作时序,5.2.2 动态RAM,单管DRAM的基本存储电路 动态RAM的结构 动态RAM的刷新 动态RAM芯片Intel2164A,T2为一列基本存储单元电路上共有的控制管。,电容C有电荷表示“1”，无电荷表示“0”。若地址经译码后选中行选线X及列选线Y，则T1、T2同时导通，可对该单元进行读/写操作。,1单管DRAM的基本存储电路,2动态RAM的结构,3动态RAM的刷新,对DRAM的刷新是按行进行的，只要在刷新时限2ms中对DRAM系统进行逐行选中，就可实现全面刷新。,4 动态RAM芯片Intel2164

9、A,Intel2164A是64K1b的动态RAM存储器芯片 芯片的引脚,Intel 2164A的工作时序,读操作时序,Intel 2164A的工作时序,写操作时序,Intel 2164A的工作时序,刷新操作时序,第5章 存储器技术,CPU与存储器的连接,随机存取存储器,现代微机的存储体系,存储器概述,5.3 CPU与存储器的连接,5.3.1 RAM的扩展 5.3.2 存储器的译码,5.3.1 RAM的扩展,位扩展 字扩展 字位同时扩展,1. 位扩展,位扩展是指存储芯片的单元数（即寻址空间）满足要求而I/O位数不够，需多片存储芯片实现指定位数的数据I/O。 位扩展的特点： 每个存储芯片的地址线和

10、控制线（包括片选信号线、读写信号线等）并联在一起，以保证对每个芯片及内部存储单元的同时选中。 数据线分别连至数据总线的不同位上，以保证通过数据总线一次可访问到指定位数数据。,1. 位扩展,例1：用1K4的Intel2114芯片构成lK8的存储器系统。,1. 位扩展,硬件连线,1. 位扩展,地址分配,2. 字扩展,例2：用2K8的Intel2716 ROM芯片组成8K8的存储器系统。,适用于存储芯片的I/O位数满足要求而寻址空间不够的情况,2. 字扩展,2716,2716,2716,2716,硬件连线,2. 字扩展,地址分配,3. 字位同时扩展,当存储器芯片的单元数和I/O位数均不符合存储器系统

11、的要求，就需要用多片这样的芯片同时进行字扩展和位扩展，以满足系统的要求。,例3：用1K4的2114芯片组成2K8的存储器系统。,3. 字位同时扩展,硬件连线,3. 字位同时扩展,地址分配,5.3.2 存储器的译码,存储器与地址总线的连接，包括两方面内容：一是高位地址线译码，用以选择存储芯片；二是低位地址线连接，用以通过片内地址译码器选择存储单元。 全译码法 部分译码法 线选法,1全译码法,全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码。 特点 采用全译码法，每个存储单元的地址都是唯一的，不存在地址重叠，但译码电路较复杂，连线也较多。 当存储器容量小于可寻址的存储

12、空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的令其空闲，以便需要时扩充。,全译码结构,例1：设CPU寻址空间为64KB（地址总线为16位），存储器由8片容量为8KB的芯片构成。,2部分译码法,部分译码法是将高位地址线中的一部分（而不是全部）进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。 特点 采用部分译码法时，由于未参加译码的高位地址与存储器地址无关，因此存在地址重叠问题。 当选用不同的高位地址线进行部分译码时，其译码对应的地址空间不同。,部分译码结构,例2：CPU地址总线为16位，存储器由4片容量为8KB的芯片构成时，采用部

13、分译码法寻址32KB。,3线选法,线选法是指高位地址线不经过译码，直接作为存储芯片的片选信号。 特点： 每根高位地址线接一块芯片，用低位地址线实现片内寻址。 结构简单，但地址空间浪费大，整个存储器地址空间不连续，而且由于部分地址线未参加译码，还会出现地址重叠。,线选法结构,例3：假定某微机系统的存储容量为8KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为2KB（即片内地址为11位）。,综合应用举例,例4 请将SRAM 6264芯片（8K8）与系统连接，使其地址范围为：38000H39FFFH和78000H79FFFH。假设用74LS138译码器构成译码电路。,硬件连线,综合

14、应用举例,地址分配,综合应用举例,第5章 存储器技术,CPU与存储器的连接,随机存取存储器,现代微机的存储体系,存储器概述,5.4 现代微机的存储体系,5.4.1 Cache-主存存储层次 5.4.2 主辅存存储体系 5.4.3 并行主存系统及新型RAM,5.4.1 Cache-主存存储层次,用高速的静态RAM组成小容量的存储器，称作高速缓冲存储器Cache。,5.4.1 Cache-主存存储层次,如何工作？ CPU访问存储器时送出访问主存单元的地址，由地址总线传送到Cache控制器中的主存地址寄存器MA，主存Cache地址变换机构从MA获取地址并判断该单元内容是否已经在Cache中，即判别是

15、否命中。,若命中，则将访问地址变换成在Cache中的地址，然后访问Cache。,若Cache已被装满，则需要在替换控制部件的控制下完成替换,若不命中，则CPU转去访问主存，并将包含该存储单元的信息装入Cache。,为了把信息装入Cache中，必须应用某种函数把主存地址映像到Cache中定位，称作地址映像。 当信息按这种映像关系装入Cache后，执行程序时，应将主存地址变换为Cache地址，这个变换过程成为地址变换。 与主存容量相比，Cache的容量很小，它所保存的信息仅是主存信息的一个子集，因此通常若干个主存地址将映像同一个Cache地址。 直接映像方式 全相联映像方式 级相联映像方式,Cac

16、he-主存的地址映像,1直接映像方式,每个主存地址映像到Cache中的一个指定的地址 将主存空间按Cache的尺寸分区，每区内相同的块号映像到Cache中相同的块位置。 直接映像是一种最简单的地址映像方式，它的地址变换速度快，而且不涉及其他两种映像方式中的替换策略问题。但是这种方式的块冲突概率较高，当程序往返访问两个相互冲突的块中的数据时，Cache的命中率将急剧下降。,例,若Cache被分为2N块，主存被分为同样大小的2M块，主存与Cache中块的对应关系可用映像函数表示： j = i mod 2N。 式中，j是Cache中的块号，i是主存中的块号。,2全相联映像方式,主存中的每一个字块可映

17、像到Cache任何一个字块位置上 。 只有当Cache中的块全部装满后才会出现块冲突，所以块冲突的概率低，可达到很高的Cache命中率，但实现很复杂。 当访问一个块中的数据时，块地址要与Cache块表中的所有地址进行比较以确定是否命中，查找速度慢。另外在出现冲突时，替换问题比较复杂。,例,3组相联映像方式,组相联映像方式是全相联映像方式与直接映像方式的折衷方案。 将存储空间分为若干组，各组之间是直接映像，而组内各块之间则是全相联映像 。 组相联方式在判断块命中及替换算法上都要比全相联方式简单，块冲突的概率比直接映像的低，其命中率也介于直接映像和全相联映像方式之间。,例,替换策略,1 先进先出算

18、法FIFO（First In First Out） 按调入Cache的先后决定淘汰的顺序。 替换时，将最先调入Cache的页面内容予以淘汰。 易实现，系统开销少，只需利用主存中页面调度的历史信息。 但该算法不一定合理。 2 近期最少使用算法LRU（Least Recently Used） 按Cache中各页面使用的频繁程度决定淘汰的顺序。 替换时，将在最近一段时间内使用最少的页面内容予以淘汰。 充分利用了页面调度的历史信息。 该算法实现复杂。,5.4.2 主辅存存储层次,主存的特点：由半导体器件构成的主存，其速度远高于磁表面存储器，但价格要高数十倍，容量也小得多，且掉电后信息即丢失，因此只能用

19、来存储一些CPU所执行的程序和数据。 辅存的特点：辅存一般为磁表面存储器和光存储器，成本低、容量大、速度慢，掉电后信息不会丢失，但不能被CPU直接访问。因此，它主要用来存储大量的待用程序、数据文件等。 结合：当CPU执行某程序时，在存储管理软件和有关硬件的支持下，把有关程序加载至主存，再由CPU从主存读出执行。这样，通过将软件和硬件结合，把主存和辅存统一做成了一个整体，就形成了一个主辅存层次结构的存储体系。,虚拟存储器,虚拟存储器是建立在主辅存物理结构基础之上，由附加硬件装置及操作系统存储管理软件组成的一种存储体系，它将主存和辅存的地址空间统一编址，形成一个庞大的存储空间。 虚地址和实地址 用户编程时指令地址允许涉及辅存大小的空间范围，这种指令地址称为“虚地址” 实际的主存储器单元的地址则称为“实地址”,5.4.3 并行主存系统及新型RAM,采用字长W位的n个容量相同的存储器并行连接组成一个更大的存储器。这种存储器在一个存取周期内读出的不是一个存储单元的W位信息，而是n个字，存储元件仍保持原有的速度，但单位时间内存储器