第四章 第一节 ARM硬件平台

1、第4章ARM硬件系统，第1节STM32微控制器，必备资料，Cortex-M3权威指南Stm32f103vbt6，stm32f103vbt6，基本功能：内核：ARM 32位Cortex-低功耗睡眠、关机和待机VBAT通过RTC和备份寄存器供电、STM32F103 VB、睡眠模式睡眠模式和CPU时钟停止状态降低功耗。中断或唤醒事件可以从微处理器睡眠模式中唤醒。在睡眠模式下，所有SRAM和寄存器中的内容都将保留。停止模式停止模式基于Cortex-M3的睡眠模式，结合外围设备的时钟控制机制，在停止模式下，电压调节器可以在正常模式或低功耗模式下运行。牙齿时，1.8V供电区域中的所有时钟、PLL、HIS和

2、HSE RC振荡器都被禁用，SRAM和寄存器内容保持不变。在停止模式下，可以设置电源控制寄存器(PWR_CR)，使内部调节器进入低功耗模式，从而降低更多功耗。待机模式待机模式可实现系统的最低功耗。牙齿模式是在Cortex-M3休眠模式下关闭电压调节器的模式。整个1.8V供电区域的电源已关闭。PLL、HSI和HSE振荡器也断电。SRAM和寄存器内容丢失。只有备份的寄存器和备用电路保持供电状态。RTC可以在低功耗模式下将微控制器(电池供电)唤醒，而无需外部中断。2个12位模数转换器转换范围：0至3.6V双采样和保持功能温度传感器；外部介面；DMA:7通道DMA控制器支持的外围设备：计时器、ADC、

3、SPI、I2C和USART 80个I/O通信端口(100pins 用于马达控制的PWM高级控制计时器2个watchdog计时器(独立和窗口)系统时间计时器：24位自减柜台通信介面9个I2C介面2个USART介面3个SPI介面(18M位/秒)CAN介面(2.0B主动)USB 2.0全速介面、外部介面、外部嵌入式系统中有很多，但结构相对简单的外部设备/电路，其中一些设备/电路需要CPU的控制手段，另一些需要CPU用作输入信号。此外，这些设备/电路中的很多只需要一个。也就是说，您只需要两种茄子状态，如灯打开或关闭。使用现有串行或并行端口对这些设备/电路控制无效。因此，微控制器芯片通常具有称为GPIO

4、的“通用可编程IO介面”。，2，STM32F103 GPIO 1，PAPE，总计5组GPIO 2，Px0Px15，每个组16位，即16针3，通信端口重用，重新映射支持，IO端口基本结构，Example:通信端口配置寄存器通信端口配置行寄存器.e)偏移地址：00h重置值：4444 4444h在每组通信端口中，如果行8位通信端口配置、I/O端口由输入组成：输出缓冲区禁止输入施密特触发器，弱池和下拉电阻连接I/O脚上出现的数据每个APB2时钟采样输入数据寄存器输入数据寄存器读取访问I/O状态，弱电阻释放和下拉菜单禁止I/O脚部出现的数据。在每个APB2时钟采样中，在输入数据寄存器泄漏模式下采样。输入

5、数据寄存器读访问可以获得I/O状态。在池模式下，输出数据寄存器读取访问将获取上次记录的值。如果I/O端口配置为重用功能：在泄漏或推送配置中，输出缓冲打开内置外围设备的信号驱动输出缓冲区(多路复用功能输出)以触发输入。在每个APB2时钟周期中禁止激活弱池和下拉电阻。I/O脚部出现的数据在输入数据寄存器泄漏模式下采样时可用于读取输入数据寄存器，赛马等实验，硬件资源分配：PC6 - PC9分别连接到4个指示灯，定义为LED14。端口输出模式、赛马等实验、控制过程、照明LED、相应的针输出高水位、相应的针组1；特殊寄存器(通信端口配置寄存器)，用于控制GPIO端口的寄存器：两个32位配置寄存器(GPI

6、Ox_CRL，GPIOx_CRH)，两个32位数据寄存器(GPIOx_IDR)，e)偏移地址：00h重置值：4444 4444h每组通信端口中的低8位通信端口配置，通信端口配置高寄存器(gpiox ，例如，通信端口c配置中的6，7，8，9针为1，通用推式输出2，输出速度为50米Hz gpioc-CRL.e)地址偏移：0Ch重置值：00000000h，通信端口位设置/重置寄存器(gpiox _ bsrr) (x=a通信端口位重置寄存器(gpiox _ brr)(x=a.e)地址偏移：14h重置值：0000000h，例如，基于上述配置读取GPIOC针脚状态，并请求将状态恢复为temp=GPIOC-

7、ODR=temp；Gpioc-ODR=gpioc-ODR，if (gpiox-ODR)，通信端口配置锁定寄存器(g piox _ LCKR)(x=A.e)执行正确的写入顺序时，设置位16。位15:0用于锁定GPIO通信端口配置。在规定的写入操作过程中不能更改LCKP15:0。在相应的通信端口位上执行锁定序列后，在下一次系统重置之前，您不能更改通信端口位配置。每个锁定位锁定控制寄存器(CRL、CRH)的相应4位。地址偏移：18h复位值：0000 0000h，控制过程，照明LED，相应的销输出高平面，相应的销1，销控制方法？特殊寄存器(通信端口配置寄存器)可以通过记录其值进行控制。市场定位特殊寄存

8、器、存储地址、系统总线体系结构、四个活动单元：Cortex-M3内核的ICode总线(I-)内部SRAM、总线、ICode总线Cortex-M3内核的命令总线和连接Flash命令界面的总线。指令预取在牙齿总线(常量加载和调试访问)中完成，DCode总线牙齿总线将Cortex-M3内核中的DCode总线连接到闪存存储中的数据介面(常量加载和调试访问)。系统总线连接内核的系统总线(周围总线)中的总线矩阵，总线矩阵控制内核和DMA之间的访问。总线矩阵牙齿总线矩阵包含三个驱动部件(CPU的DCode、系统总线和DMA总线)和三个被动部件(闪存存储介面、SRAM和AHB2APB桥接器)。AHB外围设备通

9、过总线矩阵连接系统总线，允许DMA访问，如何寄存器外围设备，# defineper iph _ base(u32)0x 400000，寄存器地址=总线主地址外围总线主地址外围地址偏移寄存器偏移，# deff 寄存器地址=总线主地址外围总线主地址外围设备地址偏移寄存器偏移，typedef struct vu32 CRL Vu32 CRHVu32 IDRVu32 ODRVu32 BSRRVu32 BRRVu32 LCKRGPIO _ TypeDef，# definegpioc(gpio _ typedef *)gpioc _ base)，gpioc-bsrr=0x 0040；gpio _ setb

10、its (gpio _ led，gpio _ pin _ 6)；void gpio _ setbits(gpio _ typedef * gpiox，u16 gpio _ pin)gpiox-bsrr=gpio _ pin；typedef struct vu32 CRLVu32 CRHVu32 IDRVu32 ODRVu32 BSRRVu32 BRRVu32 LCKRGPIO _ TypeDef，# definegpio _ ledgpioc，g pioc-bsrr=gpio _ pin _ 6；# defineGPIO _ pin _ 6 (u16)0x0040)，GPIOc-bsrr=(u

11、16)0x0040)，gpio通信端口多路复用afio，apio输入驱动器配置为浮动输入模式。对于多路复用输出功能，端口必须配置为多路复用功能输出模式(推送或泄漏)。对于双向多路复用，通信端口位需要配置多路复用功能输出模式(推拉或泄漏)。牙齿时，输入驱动器配置为软驱输入模式。注：1、配置端口重复使用输出功能，插针和输出寄存器连接中断，与片上外围设备的输出信号连接。2.如果将GPIO脚配置为软件重复使用输出功能，但没有激活外围设备，则输出不确定。软件重新映射I/O多路复用功能可以将某些多路复用功能重新映射到另一只脚，以优化徐璐其他设备上封装的外围I/O功能的数量。为此，如果软件相应的寄存器配置，

12、重用功能将不再映射到原始接点。I/O端口配置为重用功能时：在泄漏或推送配置中，输出缓冲区打开内置外围设备的信号驱动输出缓冲区(多路复用功能输出)以触发输入。在每个APB2时钟周期中禁止激活弱池和下落电阻。I/O脚中显示的数据是输入数据寄存器，示例GPIOA-CRH=0 x 0400；或GPIOA-CRH=0 x04b 0；重新映射和调试I/O配置寄存器(AFIO_MAPR)地址重用：# define apb2 periph _ base(periph _ base0x 10000)# define AFIO VIOvu 32 exticr 4:AFIO _ type def；地址偏移：04h，例如，可以将串行1重新映射到PB6和7通信端口AFIO-MAPR |=0 x04。gpio B- CRL=0 x0b 00 0000；gpio B- CRL=0 x 4000 0000；或GPIOB-CRL=0 x4B00 0000，外部中断/唤醒线路所有端口都具有外部中断功能。要使用外部中断，必须将端口配置为输入模式。外部中断配置寄存器1-4 (AFI