第3章 8086微处理器及系统

1、第3章 8086/8088微处理器 及系统,内容安排,一. 8086/8088的内部结构 二. 8086微处理器的引脚功能 三. 8086CPU的工作模式及时序 四. 存储器系统,8086和8088CPU的内部结构基本相同，但是外部性能有所区别，8086是16位数据总线，而8088是8位数据总线 8088用于处理外设数据及检测控制系统,3.1 8086/8088的内部结构,8086与8088差异,1. 执行部件（EU）,负责指令的执行，将指令译码并利用内部的寄存器和ALU对数据进行处理,（1）通用寄存器组,功能：存放操作数和中间结果,处理“字”指令时，用16位寄存器，处理“字节”指令时，用8位

2、寄存器,AX（AH，AL）累加器 存放参加运算的操作数和运算结果，有些指令约定AX（AL）寄存器为累加器，如乘法、除法、输入/出指令。所有寄存器均可作累加器,BX（BH，BL）基址寄存器 计算地址时用作基地址寄存器，用于扩展寻址，起变址作用,CX（CH，CL）计数寄存器 在某些指令中作隐含的计数器。例如循环操作、串操作及移位操作等,DX（DH，DL）数据寄存器 存放操作数和列表数据， 在某些I/O操作期间，用来保存I/O端口地址，在乘除运算中有专用,（2）专用寄存器组,SP 堆栈指针寄存器 访问堆栈段的栈顶单元。栈是一种先进后出的 数据结构，最后入栈的数据为栈顶数据，其单元 地址称为栈顶地址,

3、入栈：“船高水涨”,出栈：“水落船低”,BP 堆栈区基地址寄存器 对堆栈段寄存器相对寻址的基地址寄存器，可访问堆栈段的任意单元,寄存器间接寻址、 相对寻址、 基址变址寻址、 相对基址变址、 访问数据段的任意单元 在数据串中专用,（3）算术逻辑单元,加法器，完成16位或8位算术逻辑运算,（4）标志寄存器 FR,标志寄存器共有16位，其中7位未用, 状态标志,CF（carry flag)：进/借位标志 当做16位或8位加减法运算时，最高位有进/借位，则CF=1，否则CF=0。循环指令影响进位标志,用于寄存器程序运行的状态信号，由硬件根据运算结果自动设定，用作后续指令判断依据,PF（parity f

4、lag) 奇偶标志/奇偶校验位 运算结果中若低8位中的“1”的个数为偶数，PF=1，若为奇数PF=0（奇校验方式）,AF(Auxiliary Carry Flag) 辅助进/借位标志 当作16位或8位加减法运算时，最低四位向高四位有进借位AF=1，否则AF=0，用于BCD码的调整。专用BCD加减法,ZF（Zero Flag) 零标志 当算术或逻辑与计算指令生成结果为零时，则ZF=1，否则ZF=0,SF（Sign Flag）符号标志 与运算结果的最高位相同，若运算结果为负数，则SF=1，若为正数SF=0,OF(Over Flag）溢出标志 当运算结果超出了机器数所能表示的范围时，称为溢出 OF=

5、1，否则OF=0 字节 -128+127 字 3276832767 通常CF用于无符号数运算结果的溢出判断，而OF 则用于有符号数的运算结果溢出判断,在8086系统中，有一条中断指令INTO（中断类型4）能够在发生溢出时，产生一个内部中断，CPU自动转入溢出中断服务程序中，并对溢出作相应处理，一般在指令运算后加上该指令,看作无符号数运算： 202+120=322，显然超出了8位二进制数所能表示的最大 无符号数255，运算结果溢出CF=1,看作有符号数运算： -54+（+120）=+66，运算结果不溢出OF=0, 控制标志,IF（Interrupt Flag） 中断标志 可由指令设置。当IF=1

6、时，CPU开中断；当IF=0时，CPU关中断，IF只能对可屏蔽中断产生影响，而对非屏蔽中断和内部中断无影响,DF（Direction Flag） 方向标志 在串处理指令中，用于控制串处理的方向。当DF=0时， SI、DI自动增量；当DF=1时， SI、DI自动减量；该指令 由方向控制指令设置或清除,TF（Trap Flag）（跟踪） 陷阱标志 可由指令设置。当TF=1时，表示以单步方式执行程序，即CPU每执行完一条指令，就自动产生一次内部单步中断中断类型1（也称为陷阱），进入系统控制程序，利用此功能可跟踪指令的执行状况，用于程序调试,（5）内部控制逻辑电路,从指令队列缓冲器中取出指令，进行译码

7、，产生 各种控制信号，控制各种部件的工作,负责与存储器、I/O端口传送数据，包括对存储器的读写数据操作，对I/O端口的读写操作以及取指令操作，即BIU管理在存储器中读写程序和数据的实际处理能力,2. 总线接口部件（BIU）,8086/8088地址引脚有20根，所以其寻址空间为2201MB，其地址范围为：00000HFFFFFH 将1MB空间分成16段，每段最大为64KB，每段的首地址必须能被16整除（即凡是能被16整除的地址均可定义为段首地址） 目的：与8位机在软件保持兼容 各段之间可以是连续、分开、部分重叠或完全重叠的 当段首地址确定后，段内的16位地址称为偏移地址 由于8086存储系统数据

8、存贮器和程序存储器是统一编址的，分段可以使他们隔离，互不相扰,（1）段寄存器,逻辑地址：程序中出现的地址是逻辑地址，是用符号地址表示的。逻辑地址包括段基址和偏移地址，CPU执行程序时，需要将逻辑地址转换为物理地址，称为地址重定位,物理地址和逻辑地址,物理地址：是指信息在存储器中实际有效的地址单元号，CPU访问内存是按物理地址寻址的。每一个物理地址是由段基址和段内偏移量组成 物理地址段基址16偏移量,1MB的存储空间可分为四种类型的段（代码段、数据段、堆栈段、附加段），段基址分别存放在对应的段寄存器中,CS 代码段寄存器 保存当前执行程序所在段的段基址，CS中的数乘16，再加上指令指针寄存器IP

9、中的内容，即是下一条将要取出指令的代码的地址,DS 数据段寄存器 保存有数据段的段基址。数据段是用来保存当前程序中的操作数和变量,SS 堆栈段寄存器 保存有堆栈段的段基址，SS中的数据乘16，加上堆栈 指针寄存器SP中的数形成栈顶地址,ES 附加段寄存器 进行字符串操作时，作为目的段地址使用，是一种附加 的数据区，若要使用附加段，必须对ES置初值。在附加段中， DI寄存器用于存放附加段的偏移量,（2）指令指针寄存器IP16位寄存器,目的：产生20位的物理地址。物理地址的获得方法： 将段寄存器中的内容左移4位（或者乘以16）与偏移 地址（即对段首的偏移量）在地址加法器内相加，产 生20位的物理地

10、址,用来存放将要取出指令的偏移地址，每执行一条指令，IP其增量大小与已执行指令的字节长度有关。程序以代码的形式存在于存储器中，每一条指令都有一个存放地址，IP总要指向下一条将要执行的指令地址,（3）地址加法器,物理地址段基址16偏移量,（4）指令队列缓冲器 8086有6字节缓冲器，8088有4字节缓冲器。在执行部件 执行指令的同时，可以从内存中取出下一条或下几条指令 放到缓冲器，一条指令执行完后，可立即译码执行下一条 指令，从而解决了以往CPU取指令期间，运算器的等待问题。 由于取指令和执行指令并行进行，从而提高了CPU的效率,（5）输入/出控制电路 输入/出控制电路控制CPU与外部电路的数据

11、交换。8086 有20条地址线，16条数据线，由输入/出控制电路控制分时 复用的CPU芯片的16个引脚,（6）内部暂存器 用于内部数据的暂存，该部分对用户透明，用户无权访问,8086微处理器的总线周期,计算机是在时钟控制下进行工作的，若干个时钟完成一个基本操作，一个基本操作就是一个总线周期，CPU有若干种典型操作，构成相应的总线周期。如存储器的读写总线周期，I/O读写总线周期等,执行一条指令的时间称为指令周期，指令周期是由若干总线周期构成,8086/8088的基本总线周期是由4个时钟周期组成，在执行WAIT指令或READY引脚输入的状态为低电平时，都需要在T3和T4之间插入1个或若干个等待时钟

12、周期Tw,T2状态 CPU从总线上撤销有效地址，使地址总线低16位呈高阻状态，为数据传输做准备。总线的高4位（A19A16)输出总线周期的状态信息，用于表示中断允许状态及正在使用的段寄存器名,T1状态 CPU向多路复用总线上发送地址信息，指出要寻址的内存单元地址或I/O端口地址。这期间CPU还要送出ALE（正向脉冲），在ALE下降沿将内存单元地址或I/O端口地址打入地址锁存器,T3状态 A19A16上的状态信息不变，地址总线低16位上出现CPU要写出的或准备读入的数据。若外设与内存来不及与总线交换数据，则应通过CPU的READY信号，在T3前沿（下降沿）之前向CPU申请插入等待状态TW，在T3

13、及TW前沿查询READY信号，查到高电平则结束等待状态，进入下一状态。否则继续插入等待,T4状态：总线周期结束 在一个总线周期之后，若不立即进入下一个总线周期， 即CPU不与内存或外设交换数据或者指令队列已满，系统 总线处于空闲状态，CPU执行总线空闲周期，总线空闲周 期一般由一个或多个时钟周期组成,3.2 8086微处理器的引脚功能,8086为40引脚双列直插式封装，某些引脚具有双 重功能，称为引脚复用,分时复用 在同一个总线周期中不同的时钟周期内功能不同,模式复用 根据工作模式的不同引脚定义不同,AD15AD0 地址/数据复用总线引脚，双向，分时复用 构造总线必须加锁存器，8088的高8位

14、不做 复用，地址引脚是单向的,A16/S3A19/S6 地址/状态复用引脚，单向，分时复用访问 存储器时，在总线周期的T1时刻，做高4位 地址，T2、T3、TW、T4状态时，用于输出 状态信息。访问I/O端口时，输出均为低电 平，8086最多可访问64K个I/O端口,S4 S3 0 0 ES 0 1 SS 1 0 CS 1 1 DS,S6=0，8086/8088当前与总线相连,NMI 非屏蔽中断，输入，上升沿有效 当该引脚出现有效信号时，CPU执行完指令后，立即响应中断，不受IF影响，软件也屏蔽不掉，中断类型号是2,INTR 可屏蔽中断，输入，高电平有效 CPU在执行每一条指令的最后一个时钟周

15、期采样该引脚，若为高电平（若IF=1），则响应中断,CLK 时钟，输入 CPU和总线控制的基准定时脉冲，一个时钟周期内具有1/3有效高电平（即占空比33），其频率为4MHz、5MHz、8 MHz、10 MHz等 ，CPU的所有操作都是在时钟同步下进行的,RESET 复位信号，高电平有效,8086/8088要求复位信号至少维持4个时钟周期的高 电平，以完成CPU内部寄存器的复位操作。复位后 CPU从FFFF0H单元启动，在此处安排一条长转移指令， 使CPU执行一条特定的启动程序，称为引导程序,HLDA 总线请求回答信号，输出，高电平有效 HLDA=1，表示CPU同意让出总线,HOLD 请求占用总

16、线，输入，高电平有效 当系统中其它模块或部件需要占用总线时，向CPU发出申请,DMA控制器（DMAC）向CPU发出请求占用总线信号（HOLD=1），希望CPU让出对总线的控制权。CPU接到该请求后，在执行完当前操作后，通知DMAC可以使用总线，此时总线均为高阻状态，CPU不再拥有总线控制权，只能进入等待。当HOLD变为低电平时，表示DMAC占用总线结束，CPU也将HLDA变为低电平，CPU可重新获得总线控制权,DMA（直接存储器存取）工作方式,磁盘的存取就属于DMA方式,READY “准备好”信号 ，输入 ，高电平有效,用来使CPU和慢速的存储器（或I/O设备)之间的速度匹配。当被访问的设备、

17、数据没有准备好之前，该信号为低电平使CPU自动插入等待状态TW来延长总线周期，当数据或设备准备好时，该信号为高电平，CPU继续执行该总线周期,为避免失误设备送来的READY信号，必须先经过时钟发生器8284，与时钟CLK同步后，再送入CPU的READY引脚,ALE 地址所存允许信号、输出、高定平有效 在总线周期T1期间，ALE的下降沿将出现在AD15AD0总线上的地址信息锁在锁存器的输出端，并保持到数据的输入/输出完成。ALE不能浮空,3.3 8086CPU的工作模式及时序,8086CPU的两种工作模式,（1）8086CPU的最小工作模式结构,8086最小工作模式结构图,时钟发生器（8284）

18、 石英晶体振荡器 （晶振）6MHz、8MHz、10MHz等时钟发生器产生系统需要的时钟信号CLK，同时对外部READY信号和系统复位信号RESET进行同步，输出到相应的8086引脚，保证READY信号能够出现在总线周期的T3时刻,当系统中所连的存储器或外设较多时，需要增加数据总线的驱动能力，可以接总线驱动芯片8286，一片8286只能驱动8位数据线，需2片。 OE端为输出使能端低电平有效，当OE=1时，控制门关， 8286两端均处于高阻状，该信号由DEN控制。数据传送 方向受T端控制，当T=1时，数据传送方向AB，当T=0时，数据从B A,读存储器的总线周期时序,地址锁存允许信号有效时，从ALE输出一个正脉冲，在其下降沿将地址锁存,（2）最小工作模式下的操作时序,写存储器的总线周期时序,8086最大工作模式结构图,3.4 存储器系统,（1）8086 存储体 结构,（2）