第4章 组合电路1.ppt

1、第四章组合逻辑电路,4.1 概述 数字电路按其完成逻辑功能的不同特点，可划分为组合逻辑电路和时序逻辑电路两大类。 组合逻辑电路：指该电路在任一时刻输出的稳定状态，仅取决于该时刻的输入信号，而与输入信号作用前电路所处的状态无关。 特点：从电路结构上看，组合逻辑电路仅由门电路组成，电路中无记忆元件。,组合逻辑电路举例,CO=G（A，B，CI）,S=F（A，B，CI）,4.2 组合逻辑电路的分析方法和设计方法,一、组合逻辑电路的分析 分析一般是根据已知的逻辑电路,找出其逻辑函数表达式,或写出其真值表,从而了解其电路的逻辑功能。 有时分析的目的在于检验所设计的逻辑电路是否能实现预定的逻辑功能。 分析组

2、合逻辑电路的一般步骤： 用文字或符号标出各个门的输入或输出。 从输入端到输出端逐级写出输出函数对输入变量的逻辑函数表达式，也可由输出端向输入端逐级推导，最后得到以输入变量表示的输出逻辑函数表达式。 用逻辑代数或卡诺图化简或变换各逻辑函数表达式，或列出真值表。,根据真值表或逻辑函数表达式确定电路的逻辑功能。,组合逻辑电路图,写出逻辑表达式,化简,得出结论（逻辑功能）。,方法步骤简述:,.写出逻辑函数表达式：,从逻辑函数式中不能直观地看出这个电路的逻辑功能和用途。需要把其转换成真值表的形式。,例1：试分析如下图电路的逻辑功能。,.作逻辑真值表：,可以看出，当DCBA表示的二进制数小于或等于5时Yo

3、为1，这个二进制数大于5且小于11时Y1为1，当这个二进制数大于或等于11时Y2为1。 因此，这个逻辑电路可以用来判别输入的4位二进制数数值的范围。,二、组合逻辑电路的设计方法： 根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路。设计步骤如下： 1.进行逻辑抽象，将一个实际的逻辑问题抽象为一个逻辑函数。首先分析所给实际逻辑问题的因果关系，将引起事件所产生的结果作为输出函数，再分别以二值逻辑0和1给以逻辑赋值，做出真值表。 2.根据真值表可写出输出逻辑函数的“与或”表达式。 3.将输出逻辑函数表达式进行化简或变换。 4.根据化简或变换后的输出逻辑函数表达式，画出其逻辑图。 5.工艺设

4、计。包括设计机箱、面板、电源、显示电路、控制开关等等。最后还必须完成组装、测试。,方法步骤简述:,根据题意列真值表,例1: 交通灯故障监测逻辑电路的设计。,图3.2.3 交通信号灯的正常工作状态与故障状态,单独亮正常,其他情况不正常,2、卡诺图化简,3、写最简逻辑式,设：灯亮为“1”，不亮为“0”， 正常为“0”，不正常为“1”。,4、用基本逻辑门构成逻辑电路,若要求用与非门构成逻辑电路呢？,5、用与非门构成逻辑电路,例2,设计一个三人表决逻辑电路，要求: 三人A、B、C各控制一个按键，按下为“1”，不按为“0”。多数（2）按下为通过。通过时L1，不通过L0。用与非门实现。,2、用画卡诺图化简

5、,L= AC + BC + AB,3、 写出最简“与或”式,1、列真值表,4、用与非门实现逻辑电路,4.3 常用的逻辑电路,本节介绍了几种常用组合逻辑电路的分析和设计。 为了使用方便，目前已将这些常用电路的设计标准化，且制成了中、小规模单片集成电路产品。,3.3.1 编码器 为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示，即为编码的含意。编码器的逻辑功能就是把输入的每一个高、低电平信号编成一个对应的二进制代码。 一、3位二进制编码器,它的输入是 I0I7 8个高电平信号，输出是3位二进制代码Y2Y1Y0。因此，它又称为8线3线编码器。 输入I0I7当中只允许一个取值为1。,3位二

6、进制编码器的真值表,得逻辑表达式：,(利用约束项化简),优先8线线编码器 在上述二进制编码器中，如果多个输入端同时为1，其输出是混乱的。因此，在数字系统中常要求当编码器同时有多个输入为有效时，输出不但有意义，且应按事先编排好的优先顺序输出，当几个输入信号同时出现时，,只对其中优先权最 高的一个进行编码。,输入信号以I7的优先权最高，I0的优先权为最低。,扩展电路功能： G门、G门、G门组成控制电路。 S控制端（选通输入端） Ys选通输出端，低电平表示“无编码信号输入” YEX扩展端，低电平表示“有编码信号输入”,线线优先编码器74HC148的逻辑图,Y2=I7+I6+I5+I4 Y1=I7+I

7、6+I3I4I5+I2I4I5 Y0=I7+I5I6+I3I4I6+I1I2I4I6,S控制端（选通输入端） Ys选通输出端，低电平表示“无编码信号输入” YEX扩展端，低电平表示“有编码信号输入”,试用两片74HC148接成16线4线优先编码器，将A0A1516个低电平输入信号编为00001111 16个4位二进制代码。其中A15的优先权最高，A0的优先权最低。,S控制端（选通输入端） Ys选通输出端，低电平表示 “无编码信号输入” YEX扩展端， 低电平表示 “有编码信号输入”,表1-1 几种计数进制数的对照表,表1-2 几种常用的BCD码,把I0I9的十个状态分别编成十个BCD码。其中I

8、9的优先权最高，I0的优先权最低。,二、二十进制编码器：,74LS147的功能表,二十进制优先编码器74LS147的逻辑图,3.3.2 译码器（解码器） 编码的逆过程，即将具有特定含义的一组代码“翻译”出它的原意叫译码。 一、二进制译码器： 位二进制译码器（线线译码器）,3位二进制译码器的框图,译码器将每个输入代码译成对应的一根输出线上的高、低电平信号。,采用二极管与门阵列构成的位二进制译码器,用二极管与门阵列构成的译码器比较简单，但是其电路的输入电阻较低而输出电阻较高，且输出的高、低电平信号发生偏移。 通常只在一些大规模集成电路内部采用这种结构，而在一些中规模集成电路译码器中多采用三极管集成

9、门电路结构。,用与非门组成的线线译码器74HC138,3线8线译码器74HC138的功能表,二、二十进制译码器：将输入BCD码的十个代码译成十个高、低电平输出信号。,74HC42,二十进制译码器74HC42的真值表,试用两片3线8线译码器74HC138组成4线16线译码器，将输入的4位二进制代码D3D2D1D0译成16个独立的低电平信号Z0Z15。,计算机中存储器单元及输入输出接口的寻址,0单元,1单元,2单元,3单元,控制门,控制门,控制门,控制门,译码器,A1,A0,或接口单元 存储器单元,计算机 中央控制 单元 (CPU),数据线,地址线,单元选择线,译码器的应用举例:,地址线数n 寻址

10、范围(可选择的单元数) n 2 3 4 16 (单片机) (1K=1024) 20(PC/XT) 26(PC586) (1M=1KK) 32（Pentium） （4G）,三、七段显示译码器,用于将数字仪表、计算机、和其它数字系统中的测量数据、运算结果译成十进制数显示出来。,图3.3.11 半导体数码管BS201A （a）外形图 （b）等效电路,图3.3.12 液晶显示器的结构及符号（a）未加电场时 （b）加电场以后 （c）符号,图3.3.13 用异或门驱动液晶显示器 （a）电路 （b）电压波形,二十进制（BCD码）,用4位二进制数0000-1001 分别代表十进制数0-9， 称为二十进制数，

11、又称为BCD码 （Binary Coded Decimal）,七段显示译码器,Ya-Yg: 控制信号 高电平时,对应的LED亮 低电平时,对应的LED灭,发光二极管LED,510,Ya,Yb,Yg,a,b,g,510,510,1）二-十进制显示译码器,-七段数码管显示译码器,半导体数码管BS201A,译 码 器,A3,A2,A1,A0,A3-A0: 输入数据,要设计的七段数码管显示译码器,七段数码管显示译码器,a,b,c,d,e,f,g,Ya,Yb,Yc,Yd,Ye,Yf,Yg,Ya,a,b,c,d,e,f,g,译 码 器,Yb,Yc,Yd,Ye,Yf,Yg,A3,A2,A1,A0,七段显示译

12、码电路真值表,十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1,输入 二进制数,输出,七段显示译码电路真值表,十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0

13、1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9,图3.3.14 BCD七段显示译码器的卡诺图,图3.3.15 BCD七段显示译码器7448的逻辑图,以同样的方法可设计出Yb-Yg的逻辑表示式及其电路图；将所有电路图画在一起，就得到总电路图。,将此电路图集成化，得到七段显示译码器的集成电路74LS48（国产型号：T339）,74LS48 (T339),GND,Vcc,电源5V,地,A3,A2,A1,A0

14、,Ya,Yb,Yd,Yf,Ye,Yg,Yc,七段数码管显示译码器,为0且A3A00时，使Ya-Yg=0，全灭。,控制端,七段数码管显示译码器,：灭零输入端,控制端功能,74LS48 (T339),GND,Vcc,电源5V,地,A3,A2,A1,A0,Ya,Yb,Yd,Yf,Ye,Yg,Yc,，当RBI0且A3A00时，RBO0；否则RBO1,七段数码管显示译码器,RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示,有灭零控制的8位数码显示系统,七段显示译码器74LS48与数码管的连接,5V,a,b,c,d,e,f,g,74LS48 (T339),GND,Vcc,电源5

15、V,A3,A2,A1,A0,Ya,Yb,Yd,Yf,Ye,Yg,Yc,输入信号,此三控制端不用时，通过电阻接高电平。,BCD码,图3.3.17 用7448驱动BS201的连接方法,四、用译码器设计组合逻辑电路,例3：试利用3线8线译码器产生一组多输出逻辑函数,解：当S=1时，3线8线译码器各输出端的函数式为：,将Z1Z4化为最小项之和的形式：,经转换得：,4.3.3 数据选择器,从多个数据中选择出一个选择，也叫多路转换器,其功能类似一个多投开关，是一个多输入、单输出的组合逻辑电路。,D0,D1,F,A,一、2选1数据选择器,输入数据,输出数据,控制信号,集成化,型号:74LS157,从多个输入

16、数据中选择一个送至输出端，以双4选1数据选择器74HC153为例，它包含两个完全相同的选数据选择器，两个数据选择器有公共的地址输入端，而数据输入端和输出端十各自独立的。通过给定不同的地址代码，即可从个输入数据中选出所要的一个，并送至输出端Y。,二、4选1数据选择器(集成电路型号:74HC153),例3.3.5: 试用四选一数据选择器实现逻辑函数,解:当S=1时,4选1数选器的逻辑函数式为: Y= D0(A1A0)+D1(A1A0)+D2(A1A0)+D3(A1A0) 分析:将地址输入A0 , A1和数据输入视为三变量R , A ,G. 则需令 D0 D3为第三个变量的适当状态(原变量，反变量，

17、0，1)，将（1）式变换成与（2）式对应的形式： Y= G ( R A ) + G ( R A ) + G ( R A ) + 1 ( R A ), (1)式, (2)式, (3)式,将（2）式与（3）式对比： 令 A1=R，A0=A，D0=D2=G D1=G，D3=1,例3.3.6: 试用八选一数据选择器实现三变量逻辑函数,3.3.4 加法器,一、 半加器,半加器逻辑电路图,图3.3.25 半加器（a）逻辑图 （b）符号,(2) 全加器,低位向本位的进位,本位和,本位向高位的进位,全加器真值表,全加器的卡诺图,全加器逻辑函数式,全加器的卡诺图,全加器逻辑函数式,三、多位加法器：进行两个多位二

18、进制数的相加 1.串行进位加法器：依次将低位的进位输出接到高位的进位输入，每一位的相加结果都必须等到低一位进位产生以后才能建立,这种加法器的最大缺点是运算速度慢，做一次加法运算可能需要四个全加器的传输延迟时间。但是其电路结构比较简单。,2.超前进位加法器：进位Ci是Ai-1,Ai-2,.,A0及Bi-1, Bi-2,., B0的函数，通过逻辑电路得出每一个Ci,Ci=AiBi+(Ai+Bi)Ci-1 可使 Gi=AiBi （进位生成函数） Pi=(Ai+Bi) （进位传递函数） 则 Ci=Gi+PiCi-1 将此式展开得：,C0=1有两种情况： 1、AB=1 2、A+B=1且Ci=1 所以，

19、Co=AB+(A+B)Ci 即 Ci=AiBi+(Ai+Bi)Ci-1,Ci= Gi+PiCi-1 = Gi+Pi(Gi-1+Pi-1Ci-2) = . . . . . . = Gi+PiGi-1+PiPi-1Gi-2+ . . . +PiPi-1 . . . P1G0+PiPi-1. . .P0C0,可得超前进位加法器,4位超前进位加法器74LS283的逻辑图如左图,加法器（74LS283）的应用,1、8421 BCD码转换为余3码,BCD码+0011=余3码,2、二进制并行加法/减法器,3.3.5数值比较器 用来将两个同样位数的二进制数A、B进行比较，并能判别其大小关系的逻辑器件，叫做数码

20、比较器。 1.两个一位二进制数的比较 AB(A=1,B=0)则 AB(A=0,B=1)则 A=B(A=B=0,A=B=1)则,输出函数式,Y(A=B)=AB,2.比较两个多位数A和B，需从高而低逐位比较。 例两个4位二进制数A3A2A1A0和B3B2B1B0进行比较，以下是4位数码比较器CC14585,I(AB) 是扩展端， 供片间连接时用。,I(AB)作为 Y(AB) 输出控制信号,试用两片CC14585组成一个8位数值比较器。,I(AB)作为 Y(AB) 输出控制信号,3.组合逻辑电路的设计,一、设计方法的分类： 随着微电子技术的不断发展，单块芯片的集成度越来越高，出现了小规模（SSI）、

21、中规模（MSI）、大规模（LSI）和超大规模（VLSI）集成电路。 TTL电路中，以单块芯片所包含的门电路或等效门电路的数目来划分集成规模。 MOS系列中，则以单块芯片所包含的元器件数目来划分的。 TTL电路MOS系列 12个以下的 100个以下的 小规模集成电路 12100之间的 1001000之间 中规模集成电路 100以上的100010000之间 大规模集成电路 10000以上的 超大规模集成电路,二、用SSI设计组合逻辑电路 1.单输出组合逻辑电路的设计： 例：设计一个监测信号灯工作状态的逻辑电路。这组信号灯分别为红、黄、绿三盏。点亮状态只允许为红、绿、黄和绿三种之一。其他状态表示电路

22、出现故障。要求电路能够发生故障信号。 解: 一、进行逻辑抽象：以三个灯的状态为输入变量，用A,B,C表示，灯亮为1，灯不亮为0；故障信号为输出，用Y表示，正常状态为0，故障发生则为1。列出真值表如下：,二、写出逻辑函数式： Y=RA G+RAG+RAG+RAG+RAG,三、化简:,Y=RAG+RA+RG+AG,四、画逻辑图:,三、用MSI设计组合逻辑电路 数字集成电路生产工艺不断成熟，中大规模通用数字集成电路产品已批量生产，产品已标准化、系列化，且成本低廉，许多数字电路都可直接使用中大规模集成电路的标准模块来实现。这样可以缩小电路的体积，减少连线，提高电路的可靠性，降低成本，且其它一些逻辑功能也可以用标准的中规模集成模块来设计。 MSI设计最简标准：所用集成模块数目最少，品种最少，集成模块之间连线最少。 目前，用