《IC系统设计概述》PPT课件.ppt

1、第一章是集成电路系统设计概述，1.1集成电路系统组成概述，1.2集成电路系统设计概述，1.3集成电路系统验证与分析概述，1.4集成电路系统设计现状。集成电路设计有两种发展趋势：从宏观上看，它正发展到系统级，即片上系统；微观上，它已经进入纳米尺度设计的范畴(一些高端设计是用90纳米和65纳米工艺设计的)。这两种发展趋势大大加剧了设计的复杂性，增加了设计的风险，对铸造、电子设计自动化工具的开发人员和设计人员提出了更高的要求。片上系统的优点之一是可以大大降低产品成本。因此，片上系统在通信、多媒体等领域的应用越来越广泛。一般来说，片上系统包括至少一个嵌入式处理器，片上总线用于将嵌入式处理器与其他模块连

2、接起来。为了满足系统日益复杂的功能需求，必须采用基于知识产权的开发模式来开发片上系统。片上系统设计需要解决以下难点：如何重用设计。如何验证他人设计的知识产权。如何顺利整合不同的入侵防御系统并使它们协同工作。如何验证系统？如何一起设计和验证软件和硬件。在深亚微米设计中，一些困难的问题包括：连接延迟的估计。因为连接延迟等于单位延迟，所以设计很难收敛。串扰的分析和处理。在深亚微米设计中，耦合现象称为串扰，发生在相邻导线之间。串扰会导致延迟的不规则变化、性能下降甚至功能错误。电力线欧姆压降的处理(包括静态压降和动态压降)。电源/接地电阻引起的欧姆压降会导致时序恶化和功能错误。据统计，20%的第一次失败

3、的设计(低于0.18米)是由红外下降造成的。在深亚微米设计中，功耗已经成为一个严重的问题。在纳米尺度设计中，漏电流引起的功耗开始占据主导地位。本章将讨论上述集成电路系统设计问题。1.1集成电路系统组成概述什么是集成电路系统？算法设计工程师、架构设计工程师、电路设计工程师和布局设计工程师将对这个问题给出不同的答案。算法设计工程师说，集成电路系统是完成特定功能的硬件。建筑设计工程师说集成电路包括控制、操作和存储。根据电路设计工程师的说法，这是加法器、乘法器、与非门、运算放大器和开关电容的组合。布局设计工程师说它是多边形的集合。这些答案是正确的。如果把它们结合起来，这是一个相对完整的答案。图1.1显

4、示了一个通用集成电路系统的组成示例。该系统包括以下内容：数字部分(可能包括微处理器、控制电路、数据通路等)。)；模拟部分(可能包括锁相环、模数转换器、射频等)。)；连接；输入输出板；记忆。图1.1通用集成电路系统组成示例，各部分简述如下。1.数字部分数字部分是集成电路系统的主要部分，也是本书的重点。大多数数字设计采用同步设计方法，即利用时钟来统一和协调系统各部分的操作。同步设计是数字设计的主流，所以本书只讨论同步设计，不讨论异步设计。同步数字设计可视为由组合逻辑和时序单元(寄存器和锁存器)组成。如图1.2所示，数据在时序单元-组合逻辑-时序单元之间逐步传输。图1.2同步设计的组成不同于模拟电路

5、，不同集成电路系统的数字部分也有很大不同，因此很难进行分类。通常，数字部分可以大致分为数据路径部分和控制部分。数据通路是指乘法器、加法器和有限响应脉冲滤波器等常规运算结构，而控制部分是控制和管理数据循环的逻辑。2.模拟现实世界的一部分就是模拟世界。因此，在集成电路系统中，模拟电路是与外部模拟世界相互作用所必需的。一般来说，集成电路系统中的模拟电路包括以下几个部分：模数转换器，将模拟信号转换成数字信号；数模转换器：将数字信号转换成模拟信号；可编程增益放大器(PGA):模拟增益由数字部分控制；锁相环：用于产生高频时钟和恢复时钟(即从数据中恢复时钟)；其他人。图1.3显示了集成电路系统的模拟部分。这

6、是一个收发器的例子。它主要由模数转换器、数模转换器、时钟恢复电路、时钟产生电路(晶体振荡器、锁相环等)组成。)，等等。图1.3是集成电路系统模拟部分的示意图。收发器从接收的数据中恢复时钟。接收到的模拟信号被模数转换器转换成数字信号。要传输的数据由数模转换器转换成模拟信号，然后传输。在许多通信芯片、视频处理芯片和音频处理芯片中，模拟电路直接决定了芯片的性能和成本。注：输入输出和随机存储器的设计也属于模拟电路设计的内容。为了清楚起见，这里将输入/输出和内存分开描述。输入输出部分是集成电路系统和外部环境之间的接口。输入/输出可能非常简单，也可能非常复杂。铸造厂提供的综合库通常包括三种类型的焊盘单元：

7、输入焊盘、输出焊盘和双向焊盘。在设计中，这些焊盘可以被视为标准单元，并且可以直接实例化。输入/输出也可能非常复杂。例如，通用串行总线、1394(防火墙)、PCIE等。这些复杂的输入输出可以集成到整个芯片系统中。输入输出焊盘与外界直接相关，因此必须考虑外部寄生参数、静电保护、封装要求、电压转换、过压保护、信号完整性等。设计输入输出焊盘比设计标准单元复杂得多，尤其是在高性能、低功耗的场合。在板级的世界里，有许多输入输出标准，如LVDS(低压差分信号)、TTL等。在高速板级设计中，为了减少噪音、反射等的影响。信号通常以差分形式传输，这需要能够传输差分信号的PAD。图1.4显示了带有差分引脚的输入/输

8、出焊盘的示意图。图1.4带差分引脚的输入输出焊盘示意图。输入输出焊盘上的功耗可能占整个集成电路系统功耗的10%。因此，如果芯片用在功耗要求高的地方，如手机等便携式设备，输入输出的设计必须注意功耗。另外，输入输出焊盘的性能对整个芯片的速度有很大的影响。为了分析输入/输出的性能指标，如速度和功耗，需要使用电子设计自动化工具(如HSPICE)进行大量的仿真。在输入输出设计中，一个重要的内容是静电放电保护。外界(如人的手指)携带的静电会产生很大的瞬时电流，通过焊盘传送到芯片，可能导致芯片失效。静电放电保护电路如图1.5所示。图1.5静电放电保护电路示例，为了减少噪声对电路板的影响，输入焊盘一般包含施密

9、特触发器单元。施密特触发器的功能如图1.6所示。可以看出，由于干扰的影响，输入信号存在振荡；输入信号通过施密特触发器后，这些干扰被消除。图1.6施密特触发器4的功能。随着片上系统架构的普及，嵌入式存储器在芯片中的应用越来越多。如图1.7所示，到2005年，存储器几乎占据了整个芯片面积的70%。随着时间的推移，这一比例将继续增长。图1.7内存在整个芯片面积中的比例。存储器对于整个芯片设计非常重要。这是因为：在许多高速集成电路设计中，存储器的带宽已经成为性能的瓶颈；存储器可能占据芯片面积的70%以上；内存消耗了芯片的大部分功耗。嵌入式内存的基本结构如图1.8所示。它主要包括三个部分：位单元阵列；行

10、/列解码器；读出放大器(Sense amplifier)。图1.8嵌入式内存的基本结构。位单元阵列由许多位单元组成。这种规则的位单元阵列可以有效地节省面积。位单元的实现在集成电路设计基础(任等编著，西安电子科技大学出版社出版)一书中已有说明，此处不再赘述。注意：在大多数设计中，我们不需要设计自己的记忆。只需根据需要(深度、速度、面积、功耗等)使用内存编译器。)并将其他人提供的存储单元放在一起。使用存储器时，注意接口时序是否符合要求。时间序列分析可以通过模拟和静态时间序列分析来进行。需要通过晶体管级的模拟/静态时序工具进行更精确的时序检查。5.连接连接包括芯片的信号连接、电源线和时钟线。在芯片系

11、统中，连接是最容易被忽略的部分。事实上，它非常重要，尤其是在深亚微米设计领域。可以说，如何处理这种连接将是困扰电子设计自动化设计人员和集成电路设计人员的一个长期问题。为什么连接如此困难？根本原因是在深亚微米设计中，不能简单地将连接视为理想连接。电路理论告诉我们，金属线具有电容、电阻和电感的作用。这些寄生效应会影响信号的完整性。具体来说，连接线的电容寄生效应将导致信号线的耦合，如图1.9所示，这将导致串扰。串扰可能影响时序并导致设置/保持冲突，还可能影响功能，导致芯片无法正常工作。图1.9芯片中互连线之间的电容耦合，互连线电阻的寄生效应将导致显著的电压降，从而影响信号电平。在集成电路系统中，电源

12、通过电源网络提供。为了使数字系统正常工作，有必要为其逻辑单元提供稳定的DC电压，该电压的波动应尽可能小。随着芯片规模的增加，芯片内部的电流越来越大，越来越难以满足电压稳定性。加宽导线可以降低电阻，从而降低电压降，增加允许的峰值电流，但也占用了太多的面积。如果连接太长或电路速度极高，导线的电感效应将变得显著。电感效应很难处理。幸运的是，电感效应非常小，在大多数当前设计中可以忽略不计。除了信号完整性问题，连接还会使设计时序难以收敛。当执行逻辑综合时，不能获得特定的连接信息，因此通常使用wirelad模型来估计连接延迟。该模型是统计平均结果，与实际延迟有明显误差。众所周知，在亚微米设计中，连接延迟只

13、占总路径延迟的一小部分。即使连接负载模型不准确，它对整个路径延迟的影响也很小。并且在低于0.13米的过程中，连接延迟相当于门的延迟。这样，如果链路上的延迟估计不准确，将对整个路径产生很大影响。这将导致综合网表满足时序要求，但不是在布线之后，这是时序收敛问题。在90纳米工艺设计中，互连延迟甚至占总延迟的75%。为了解决这个问题，人们提出了“物理合成”的概念。这些将在后面的章节中详细介绍。应当注意，信号完整性和时序收敛是相互关联的。通常，串扰会使时序恶化，使其更难收敛。集成电路系统设计概述集成电路设计实际上平衡了性能、面积和功耗。随着集成电路系统向片上系统的演进，集成电路设计的内容越来越丰富。几年

14、前，我们可以把集成电路系统的设计过程看作是简单的代码编写、综合和布局，但对于今天的集成电路系统设计来说，它的设计内容已经大大扩展了。现代集成电路系统设计包括算法设计、软硬件划分、内存分配、RTL设计、仿真、验证、综合、静态时序分析、等效性验证、布图规划、时钟树生成、布局和布线、可测性设计、低功耗设计、信号完整性分析等。为了清楚起见，我们将集成电路设计分为三个部分：系统设计、电路/逻辑设计和物理设计，如图1.10所示。嵌入式软件设计属于软件设计的范畴，这里不作为集成电路设计的内容。图1.10集成电路设计步骤，系统设计主要包括算法设计和架构设计，具体内容如下：(1)给出浮点算法；划分软件和硬件；给

15、出了集成电路设计中数据的定点表示。给出定点算法；结构和管道设计的平行性；内存分配。电路/逻辑设计是将系统设计的算法和体系结构付诸实践的过程。它分为数字设计和模拟设计。数字设计主要采用Verilog/VHDL语言在寄存器传输级完成设计，网表由综合工具生成；对于模拟设计，通常使用电路图和SPICE语言来完成设计。物理设计是集成电路设计的最后一步。从物理设计中获得的GDSII文件被送到工厂进行生产。对于有特殊要求的模拟电路和数字电路，使用定制的方法完成物理设计；对于一般的数字设计，自动布局和布线方法用于完成物理设计。应当注意，对于深亚微米SOC设计，上述开发过程不再以“从头到尾”的单一顺序进行，而是

16、彼此迭代。1.2.1系统级设计集成电路系统的体系结构正朝着“片上系统”的方向发展。过去，系统级设计主要是指板级设计。随着硅技术从0.18米向0.13米和90纳米的转变，大量大于1兆的处理器、外围设备和静态随机存取存储器可以集成在一个芯片上，只能由多个硅芯片实现的功能可以在一个芯片上实现。在当今的集成电路设计中，系统级设计的比重越来越大。系统级设计主要包括规范制定、算法设计和架构设计。创建系统设计规范是集成电路系统设计的第一步。规格的定义必须严格和准确。在一些安全性要求很高的场合，需要用正式的语言来描述规范。如果可能的话，我们应该在制定规格之前阅读更多类似产品的数据表。这本书的重点是规范制定后的设计，不会详细阐述这方面。算法(或行为模型)可被视为集成电路系统的可执行规范。算法设计对于包含大量数字信号处理的通信和视频系统尤为重要。算法工程师通常使用c语言或ATLAB学习算法。MATLAB编程更方便，但对于大规模设计，往往需要更快的C语言运行速度。现在，越来越多的设计师开始使用SystemC进行建筑设计。SystemC是一种带有C语法的硬件描述语言。SystemC的