第7章半导体存储器.ppt

1、第7章 半导体存储器,7.1 概述,7.2 只读存储器,7.3 随机存取存储器,7.4 存储器容量的扩展,半导体存储器是一种由半导体器件构成的能够存储数据、运算结果、操作指令的逻辑部件。,分成TTL和MOS存储器两大类。TTL型速度快，MOS型工艺简单、集成度高、功耗低、成本低等特点。 按存储信号的原理不同： 分为静态存储器和动态存储器两种。,7.1 概述 7.1.1 半导体存储器的分类 按制造工艺不同分类：,静态存储器是以触发器为基本单元来存储0和1的，在不失电的情况下，触发器状态不会改变； 动态存储器是用电容存储电荷的效应来存储二值信号的。电容漏电会导致信息丢失，因此要求定时对电容进行充电

2、或放电。 称为刷新。动态存储器都为MOS型。 按存取方式不同 ： 分成只读存储器、随机存取存储器。,半导体存储器有两个主要技术指标：存储容量和存取时间。 1、存储容量： 存储器中存储单元个数叫存储容量，即存放二进制信息的多少。,7.1.2 半导体存储器技术指标,存储器中二值代码都是以字的形式出现的。一个字的位数称做字长。例如，16位构成一个字，该字的字长为16位。一个存储单元只能存放一位二值代码，要存储字长为16的一个字，就需要16个存储单元。若存储器能够存储1024个字，就得有102416个存储单元。通常，存储容量应表示为字数乘以位数。 例如，某存储器能存储1024个字 ，每个字4位，那它的

3、存储容量就为10244=4096，即该存储器有4096个存储单元。,存储器写入（存）或者读出（取）时，每次只能写入或读出一个字。若字长为8位，每次必须选中8个存储单元。选中哪些存储单元，由地址译码器的输出来决定。即由地址码来决定。 地址码的位数n与字数之间存在2n = 字数的关系。如果某存储器有十个地址输入端，那它就能存210=1024个字。,2、存取时间和存取周期 连续两次读（写）操作间隔的最短时间称为存取周期。,7.2 只读存储器 半导体只读存储器(Read-only Memory,简称ROM)是只能读不能写的存储器。通常用其存放固定的数据和程序，如计算机系统的引导程序、监控程序、函数表、

4、字符等。 只读存储器为非易失性存储器，去掉电源，所存信息不会丢失。,7.2 只读存储器,ROM可分为: 掩膜只读存储器（Mask Read Only Memory, 简称MROM）、 可编程只读存储器(Programmable Read Only Memory，简称PROM)， 紫外线可擦除可编程只读存储器(Erasable Programmable Read Only Memory，简称EPROM)， 电擦除可编程只读存储器（Electrically Erasable Programmable Read Only Memory，简称EEPROM）， Flash存储器(也称快闪存储器)。,7.

5、2.1掩模只读存储器,掩模只读存储器是采用掩模工艺制作的，其中的存储内容是已经由制造商按照用户的要求进行了专门设计。因此，掩模ROM在出厂时内部存储的数据就已经固化好了。掩模ROM的存储数据可永久保存，在批量生产时成本最低。适用于存放固定不变的程序或数据。,7.2.1掩模只读存储器,图7-1 ROM结构图,掩膜ROM由地址译码器、存储矩阵、输出和控制电路组成，如图7-1所示。,输出电路,图7-2 NMOS掩模ROM。,图7-2是一个44位的NMOS掩模ROM。 地址译码器：有两根地址输入线A1和A0，共有4个地址号，每个地址存放一个4位二进制信息； 译码器输出线：W0、W1、W2、W3称为字线

6、，由输入的地址代码A1A0确定选中哪条字线。被选中的数据经过输出缓冲器输出。,存储矩阵：是NMOS管的或门阵列。一个字有4位信息，故有四条数据线D0、D1、D2、D3 输出又称为位线，它是字位结构。存储矩阵实际上是一个编码器，工作时编码内容不变。位线经过反相后输出，即为ROM的输出端D0、D1、D2、D3。,每根字线和位线的交叉处是一个存储单元，共有16个单元。交叉处有NMOS管的存储单元存储“1”，无NMOS管的存储单元存储“0”。 例如，当地址A1A0=00时，则W0=1（W1、W2、W3均为0），此时选中0号地址使第一行的两个NMOS管导通，D2=0, D0=0, D3=D1=1，,经输

7、出电路反相后，输出D3D2D1D0=0101。因此，选中一个地址，该行的存储内容输出。四个地址存储的内容如表所示。,ROM中的信息表,掩模ROM的编程是设计者根据要求确定存储内容，设计出存储矩阵，即哪些交叉点（存储单元）的信息为1，哪些为0。为1的制造管子，为0的不需制造管子，画出存储矩阵编码图。通常，存储矩阵中有管子处，用“码点”表示，由生产厂制作。图7-2的存储矩阵简化编码图如图7-3所示。,位线与字线之间逻辑关系为： D0=W0+W 1+W3 D1=W1+W3 D2=W0+W2+W3 D3=W1+W3,图7-3 图7-2中ROM的点阵图,存储矩阵的输出和输入是或的关系，这种存储矩阵是或矩

8、阵。地址译码器的输出和输入是与的关系，因此ROM是一个多输入变量（地址）和多输出变量（数据）的与或逻辑阵列。,7.2.2 可编程只读存储器(PROM) PROM和ROM的区别在于ROM由厂家编程，PROM由用户编程。出厂时PROM的内容全是0或全是1，使用时，用户可以根据需要编好代码，写入PROM中。,图7-4 32字8位熔断丝结构PROM,这种电路存储内容全部为0。如果想使某单元改写为1，需要使熔断丝通过大电流，使它烧断。一经烧断，再不能恢复。,图7-4为一种PROM的结构图，存储矩阵的存储单元由双极型三极管和熔断丝组成。存储容量为328位，存储矩阵是32行8列，出厂时每个发射极的熔断丝都是

9、连通的。,地址译码器输出线为高电平有效，32根字线分别接32行的多发射极晶体管的基极，地址译码受选片信号控制，当CS=0时，选中该芯片能够工作，输入地址有效，译码输出线中某一根为高电平，选中一个地址。当CS= 1时，译码输出全部为低电平，此片存储单元不工作。,读写控制电路供读出和写入之用。在写入时，VCC接+12V电源，某位写入1时，该数据线为1，写入回路中的稳压管DW击穿，T2导通，选中单元的熔断丝通过足够大的电流而烧断；若输入数据为0，写入电路中相对应的T2管不导通，该位对应的熔断丝仍为连通状态，存储的0信息不变。读出时，VCC接+5V电源，低于稳压管的击穿电压，所有T2管都截止，如被选中

10、的某位熔断丝是连通的，T1管导通，输出为0；如果熔断丝是断开的，T1截止，读出1信号。,7.2.3 可擦可编程只读存储器(EPROM) 可擦除可编程存储器又可以分为： 光可擦除可编程存储器 电可擦除可编程存储器E2PROM 快闪存储器(Flash Memory)等。,1 光可擦除可编程存储器EPROM 光可擦除可编程存储器EPROM是采用浮栅技术生产的可编程存储器，它的存储单元多采用N沟道叠栅MOS管，简称SIMOS管，其结构及符号如图7-5所示。它是一个N沟道增强型的MOS管，有两个重叠的栅极：控制栅和没有外引线的浮置栅。,图7-5 SIMOS管的结构和符号,当浮置栅上没有电荷时，给控制栅加

11、上控制电压，MOS管导通；而当浮置栅上带有负电荷时，则衬底表面感应的是正电荷，这使得MOS管的开启电压变高，如果给控制栅加上同样的控制电压，MOS管仍处于截止状态。 SIMOS可以利用浮置栅是否累积负电荷来存储二值数据。,在写入数据时，浮置栅是不带电的，要是浮置栅带负电荷，必须在SIMOS管的漏、栅极加上足够高的电压（如25V），使漏极及衬底之间的PN结反向击穿，产生大量的高能电子。这些电子穿过很薄的氧化绝缘层堆积在浮置栅，从而使浮置栅带有负电荷。,当移去外加电压后，浮栅上的电子没有放电回路，能够长期保存。当用紫外线或X射线照射时，浮栅上的电子形成光电流而泄放，恢复写入前的状态。照射一般需要1

12、5到20 分钟。为便于照射擦除，芯片的封装外壳装有透明的石英盖板。,常用的EPROM有美国Intel公司的2716（2K8位）、2732（4K8位）、2764（8K8位）和27128（16K8位）。 图7-6(b)为2716的引脚排列。2716有24个引脚，内部有行、列译码，地址输入端11个A0A10；数据输出端8个O0O7为双向三态，编程时作为输入，为写入数据的输入端，正常工作时为输出端，可直接与数据总线相接；有两种电源输入端，VCC接5V，VPP正常读出时接5V，编程写入时接25V；CS端为允许输出控制端（片选控制端），低电平时允许读出，高电平时编程或使输出呈高阻状态；PD/PGM为低功耗

13、编程控制端。,2、E2PROM 采用了一种叫做Flotox（Floating Gate Tunnel Oxide）的浮栅隧道氧化层的MOS管。Flotox管与SIMOS管相似,它也属于N沟道增强型的MOS管,并且有两个栅极控制栅Gc和浮置栅Gf，其结构及符号如图7-6所示。,图7-7 Flotox管结构及符号,Flotox管的浮置栅与漏区之间有一个氧化层极薄的隧道区。当隧道区的电场强度大到一定程度时,便在漏区和浮置栅之间出现导电隧道,电子可以双向通过,形成电流。这种现象称为隧道效应。 加到控制栅Gc和漏极D上的电压是通过浮置栅一漏极间的电容和浮置栅一控制栅间的电容分压加到隧道区上的。 为了使加

14、到隧道区上的电压尽量大,需要尽可能减小浮置栅和漏区间的电容,因而要求把隧道区的面积做得非常小。,为了提高擦、写的可靠性,并保护隧道区超薄氧化层,在E2PROM的存储单元中除Flotox管以外还附加了一个选通管,如图7-8, T2为普通的N沟道增强型MOS管(也称选通管)。根据浮置栅上是否充有负电荷来区分单元的1或0状态。由于存储单元用了两只MOS管。限制了E2PROM集成度的提高。,图7-8 EEPROM存储单元,Intel 公司的2864是8KX8的EEPROM，它的引脚如图7-9所示。它有13个地址输入引脚和8个数据I/O引脚。三个控制输入决定其工作模式。CE为高电平时，工作在低功耗的等待

15、模式，此时存储单元都不工作，数据管脚处于高阻状态。 在读取存储单元的内容时，将正确的地址放到地址引脚上，把CE置为低电平，输出使能引脚OE也置为低电平，使输出数据缓冲器处于工作状态。在进行读操作时，写使能引脚WE要置为高电平。 在对某个存储单元进行写入操作时，将OE始终置为高电平，这样输出缓冲器被关闭，可以将要写入的数据放到I/O引脚。首先将正确的地址放到地址引脚上，把CE和WE置为低电平，将数据送到I/O引脚，把CE和WE置为高电平，数据被锁存在触发式的缓冲存储器中。当选定的地址单元擦除完成后，将数据从缓冲器传到EEPROM阵列，并存储到指定单元；其擦除和写入操作一般需要5ms。,图7-9

16、2864 EEPROM的引脚图,因为EEPROM内部存储数据的过程很慢，所以数据传输操作的速度也可以慢一些。因此，将EEPROM器件采用8引脚封装，可以与2线或3线的串行总线连接。例如，目前经常使用的93C46就是串行3线的EEPROM，其引脚排列如图7-10所示。,图7-10 串行3线的EEPROM 93C46,3快闪存储器(Flash Memory) 快闪存储器吸收了EPROM结构简单、编程可靠的优点，又保留了EEPROM用隧道效应擦除的快捷特性，而且集成度可以作得很高。图7-11是快闪存储器采用的叠栅MOS管的结构示意图及符号。其结构与SIMOS管相似,二者区别在于快闪存储器中MOS管浮

17、置栅与衬底间氧化层的厚度不到SIMOS管中的一半。,图7-11 快闪存储器中的MOS管结构示意图及符号,而且浮置栅一源区间的电容要比浮置栅一控制栅间的电容小得多。当控制栅和源极间加上电压时,大部分电压都将降在浮置栅与源极之间的电容上。快闪存储器的存储单元就是用这样一只单管组成的。,图7-12是Intel公司的28F256A（32KX8） CMOS快闪存储器芯片的引脚图。28F256A有15条地址线，8条数据线，3条控制线，2条电源线。VCC是逻辑电路电源，VPP是擦除和编程的供电电源，一般为12V。新型的闪存芯片内部产生VPP，外部只需一个VCC电源供电。,图7-12 28F256A 快闪存储

18、器芯片的引脚图,图7-13是Atmel公司的AT29C256（32KX8）CMOS快闪存储器芯片，AT29C256不需要高输入编程电压，只需单5V的工作电压。AT29C256的访问存取时间是70ns，功耗是275mW。,图7-13 AT29C256引脚图,7.3 随机存取存储器,随机存取存储器RAM（Random Access Memory）可随时从任一指定地址存入（写入）或取出（读出）信息。RAM分为静态RAM和动态RAM；静态RAM又分为双极型和MOS型。,7.3.1 静态随机存储器SRAM 1. SRAM结构和工作原理 SRAM由存储矩阵、地址译码器和读/写控制电路三部分电路组成，其结构

19、框图如图7-14所示。在SRAM中，存储矩阵由许多存储单元构成，这些存储单元按行、列有规律排列，构成阵列。在存储矩阵中，每个存储单元能存储1位二值数据信息(1或0)，在地址译码器和读/写控制电路的控制下，既可以向存储单元写入1或0，又可以将存储单元中的数据读出。,图7-14 SRAM的结构框图,1. SRAM结构和工作原理 地址译码器分成行地址译码器和列地址译码器两部分。行地址译码器将输入地址代码的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储单元；列地址译码器将输入地址代码的其余几位译成某一条输出线上的高、低电平信号，从字线选中的一行存储单元中再选1位（或几位），使这些被

20、选中的单元在读/写控制电路的控制下与输入/输出端接通，实现对这些单元的读或写操作。,图7-14 SRAM的结构框图,7.3.1 静态随机存储器SRAM,1. SRAM结构和工作原理 读/写控制电路用于对存储单元的读/写操作进行控制。当读/写控制信号R/W=1时，执行读操作，将存储单元里的数据送到输入/输出端。当读/写控制信号R/W=0时，执行写操作，将输入/输出端上的数据写入到存储单元中。 读/写控制电路中的CS是片选输入控制端。当CS=0时，SRAM可以进行正常的读/写操作；当CS=1时，所有的输入/输出端均为高阻态，对SRAM不可以进行读/写操作。,图7-14 SRAM的结构框图,7.3.

21、1 静态随机存储器SRAM,7.3.1 静态随机存储器SRAM 2. 双极型SRAM存储单元 图7-15是射极读写存储单元电路，图中T1、T2为多发射极晶体管，与R1、R2构成触发器。一对发射极与行地址译码器的输出线（字线）Z信号相接；另一对发射极接到互补的数据线（位线）D和D，再转接到读写电路。,图7-15 双极型SRAM的存储单元,保持状态 ：字线Z为低电平，小于0.3V，位线 D和D为1.4V或0.7V左右。 读出：字线为+3V，导通管发射极电流从位线流出。检测一根位线上是否有电流，可读出存储单元的状态。 写入：字线为+3V，写入1时，1信号经写入放大器后给出D=1， D =0信号，使T

22、1止，T2通，触发器置1。,图7-15 双极型SRAM的存储单元,双极型RAM的优点是速度快，但功耗大，集成度不高，大容量RAM一般都是MOS型的。存储单元有六管CMOS或六管NMOS组成，如图7-16所示。T1、T2、T3、T4构成基本RS触发器，T5、T6为门控管，由行译码器输出控制其导通或截止。当Xi为1时，T5、T6导通，触发器输出与位线连接；当Xi 为0时，T5、T6截止，触发器输出与位线断开。,3. MOS型SRAM的存储单元,图7-16 6管NMOS静态存储单元,2.MOS型SRAM的存储单元,T7、T8是门控管，由列译码器输出控制其导通或截止，每一列的位线接若干个存储单元，通过

23、门控管T7、T8和数据线相连。当Yj=1时，T7、T8导通，位线和数据线接通；Yj=0时，位线与数据线断开。T7、T8是数据存入或读出存储内容的控制通道。,3. MOS型SRAM的存储单元,4. SRAM芯片举例,图7-17是Intel公司的MOS型SRAM 2114（10244位）的结构图，图7-17是2114的引脚图。采用X、Y双向译码方式，4096个存储单元排列成64行64列矩阵，64列中每四列为一组，分别由16根Y译码输出线控制，即每一根译码输出线控制存储矩阵中四列的数据输入、输出通路，读写操作在R/W（读/写信号）和CS（选片信号）的控制下进行。当CS=0且R/W =1时，实现读出操

24、作，当CS =0且R/W=0时执行写操作。,图7-17 2114 SRAM存储器结构图,图7-19是6264（8KX8）SRAM的引脚图，它有28个引脚，使用5V电源供电，其操作方式如表7-3所示。6264有13条地址线，寻址范围是8K；D7-D0为8位数据输入/输出线，可与CPU的数据总线连接；CS1和CS2为片选信号线，CS1低有效，CS2高有效；WE为写允许信号线，用来控制存储器的写入操作；OE为读允许信号线，用来控制存储器的读出操作。,图7-19 SRAM 6264引脚图,7.3. 2 动态随机存储器DRAM 动态RAM与静态RAM的区别在于：信息的存储单元是由门控管和电容组成。用电容

25、上是否存储电荷表示存1或存0。为防止因电荷泄漏而丢失信息，需要周期性地对这种存储器的内容进行重写，称为刷新。动态MOS存储单元电路主要是三管和单管结构。,因为CBCS，所以读出电压比VS小得多，而且每读一次，CS上电荷要少很多，造成破坏性读出。所以通常要求将读出的数据重新写入原单元。,1.DRAM的存储单元,图7-20单管DRAM的存储单元,单管电路的结构简单，但需要使用较灵敏的读出放大器，而且每次读出后必须刷新，因而外围控制电路比较复杂。,动态存储单元的电路结构比静态存储单元的结构简单，所以可达到很高的集成度。但不如静态存储器使用方便，速度也比静态存储器慢得多。,2. DRAM芯片举例,图7

26、-21是单管DRAM 2116（16KX1）芯片的结构图，它共有16个引脚,其中A0A6为地址输入线；而2116的容量为16K，需要14条地址线，为此2116采用了地址线分时复用技术，14位地址码分行、列两部分，分两次由7条地址线与芯片相连。,图7-21 2116 DRAM芯片的结构图,7. 4 存储器容量的扩展 存储器的种类很多，存储容量有大有小。当一片存储器不能满足存储容量需要时，就需要将若干片存储器组合起来，构成满足存储容量要求的存储器。 RAM的扩展分为： 位扩展 字扩展,字数满足要求，而位数不够时，应采用位扩展。 实现位扩展的原则是： 多个单片RAM的I/O端并行输出。 多个RAM的CS接到一起，作为RAM的片选端（同时被选中）； 地址端对应接到一起，作为RAM的地址输入端。 多个单片RAM的R/W端接到一起，作为RAM的读/写控制端；,1. 位扩展,图7-23是用4片2561位的RAM扩展成2564位的RAM的接线图。,图7-23 RAM位扩展接线图,2.字扩展 在RAM的数据位的位数足够，而字数达不到要求时，需要进行字扩展。字数增加，地址线数就得相应增加。 例如，用字扩展方式将4片2568位的RAM接成一个10248位RAM。 实现字扩展的原则是： 多个单片RAM的数据线并接，作为存储器的数据线（不